采用fpga實(shí)現(xiàn)數(shù)字系統(tǒng)(參考版)
2025-05-14 20:53本頁(yè)面
【正文】 小過(guò) Page 63 總結(jié) ?數(shù)字系統(tǒng)設(shè)計(jì)應(yīng)該明確如下觀點(diǎn)： ?無(wú)論是 ASIC、 FPGA還是 DSP，都只是一種實(shí)現(xiàn)手段； ?無(wú)論采用哪種 HDL或哪種開(kāi)發(fā)工具，都不能單純從語(yǔ)言或工具本身作出評(píng)價(jià)； ?關(guān)鍵是看應(yīng)用環(huán)境，只有選擇最適合于應(yīng)用的實(shí)現(xiàn)方式和工具才是最好的設(shè)計(jì)方案； ?設(shè)計(jì)應(yīng)該注重硬件設(shè)計(jì)本身，只有先有了良好的設(shè)計(jì)，才可能有高效的描述和實(shí)現(xiàn)。 節(jié) Page 61 布局布線(xiàn) ?將綜合生成的網(wǎng)表，在 FPGA內(nèi)部進(jìn)行布局布線(xiàn)的設(shè)計(jì)，并最終生成用于下載的二進(jìn)制配置文件； ?布局布線(xiàn)工具因?yàn)樯婕?FPGA器件的工藝和底層布線(xiàn)資源，一般由 FPGA廠商提供； ?設(shè)計(jì)者可以對(duì)自己的設(shè)計(jì)做最后的控制。 兌 Page 59 時(shí)序驗(yàn)證 ?在考慮門(mén)和互連線(xiàn)延時(shí)的前提下，對(duì)設(shè)計(jì)進(jìn)行仿真驗(yàn)證： ?時(shí)序問(wèn)題很關(guān)鍵，尤其是 Memory一類(lèi)的單元，都要求地址、數(shù)據(jù)的有效時(shí)間和建立時(shí)間等； ?要改變路徑的延時(shí)時(shí)，簡(jiǎn)單的做法可以插入緩沖器，利用門(mén)的延時(shí)； ?也可以利用 FPGA片上所含的時(shí)鐘管理單元進(jìn)行時(shí)鐘節(jié)拍的控制。 旅 Page 57 設(shè)計(jì)實(shí)現(xiàn) ?用電路框圖或者 HDL描述實(shí)現(xiàn)自己的設(shè)計(jì)： ?簡(jiǎn)單的設(shè)計(jì)可以用電路框圖； ?大型復(fù)雜的一般傾向于用 HDL描述； ?HDL描述和計(jì)算機(jī)編程中的高級(jí)語(yǔ)言描述有很大不同，每一個(gè)描述都要考慮硬件的實(shí)現(xiàn)能力，是不是可以綜合的等等，目前 HDL語(yǔ)言標(biāo)準(zhǔn)中仍然有不能被綜合的語(yǔ)法，這些要尤其注意。 震 Page 52 同步設(shè)計(jì)原則 ?從資源考慮，關(guān)鍵要優(yōu)化兩種資源的比例； ?另外，同步時(shí)序電路具有沒(méi)有毛刺、信號(hào)穩(wěn)定等優(yōu)點(diǎn)； ?同步時(shí)序電路中延時(shí)的產(chǎn)生； ?同步時(shí)序電路中輸入的同步； 艮 Page 53 目錄 ?FPGA簡(jiǎn)介 ?為什么采用 FPGA ?開(kāi)發(fā)平臺(tái)和設(shè)計(jì)工具 ?HDL（硬件描述語(yǔ)言） ?FPGA的設(shè)計(jì)原則 ?系統(tǒng)設(shè)計(jì)開(kāi)發(fā)流程 漸 Page 54 系統(tǒng)設(shè)計(jì)開(kāi)發(fā)流程 ?系統(tǒng)功能定義和邏輯功能劃分 ?設(shè)計(jì)的整體規(guī)劃 ?設(shè)計(jì)實(shí)現(xiàn) ?功能仿真 ?時(shí)序驗(yàn)證 ?邏輯綜合 ?布局布線(xiàn) ?物理驗(yàn)證 歸妹 Page 55 系統(tǒng)功能定義和邏輯功能劃分 ?系統(tǒng)功能的總體規(guī)劃： ?功能集的定義； ?端口的定義； ?模塊的基本劃分和功能定義： ?每個(gè)模塊應(yīng)該完成的功能； ?模塊之間的接口定義； ?模塊間通訊的問(wèn)題一定要考慮好，硬件通信的成本一般比較大。 井 Page 49 系統(tǒng)原則 ?數(shù)字系統(tǒng)設(shè)計(jì)應(yīng)該從宏觀和系統(tǒng)全局的角度進(jìn)行考慮； ?例如對(duì)于模塊等的復(fù)用和合理組織所得到的效果遠(yuǎn)比對(duì)于小部分代碼的反復(fù)推敲大； ?對(duì)系統(tǒng)進(jìn)行劃分，哪些適于用 FPGA實(shí)現(xiàn)，哪些適于用 DSP、 CPU等實(shí)現(xiàn)； ?一般來(lái)說(shuō)，頻率要求高，實(shí)時(shí)性要求高的模塊適合用 FPGA實(shí)現(xiàn)。 升 Page 47 功耗考慮 ?主要考慮動(dòng)態(tài)功耗： ?動(dòng)態(tài)功耗和邏輯翻轉(zhuǎn)變化的頻率成正比； ?設(shè)計(jì)時(shí)要考慮盡可能不要讓所有的單元同時(shí)翻轉(zhuǎn)，避免引起過(guò)大的功耗； ?例如，對(duì)于狀態(tài)機(jī)的狀態(tài)分配，之所以采用Gray碼，另一個(gè)重要原因就是為了降低功耗； ?編碼設(shè)計(jì)在互連線(xiàn)傳輸時(shí)尤其重要。 夬 Page 44 面積和速度的平衡與互換 ?面積換速度 ?將原本復(fù)用的模塊進(jìn)行復(fù)制，變?yōu)椴⑿胁僮鞯哪K，以犧牲面積來(lái)?yè)Q取速度； ?很多被復(fù)用的模塊都是具有邏輯承接或時(shí)間先后關(guān)系的，無(wú)法直接并行化； ?需要修改硬件設(shè)計(jì)，重新對(duì)模塊做規(guī)劃。 蹇 Page 40 目錄 ?FPGA簡(jiǎn)介 ?為什么采用 FPGA ?開(kāi)發(fā)平臺(tái)和設(shè)計(jì)工具 ?HDL（硬件描述語(yǔ)言） ?FPGA的設(shè)計(jì)原則 ?系統(tǒng)設(shè)計(jì)開(kāi)發(fā)流程 解 Page 41 FPGA 的設(shè)計(jì)原則 ?面積和速度的平衡與互換 ?功耗考慮 ?硬件原則 ?系統(tǒng)原則 ?同步設(shè)計(jì)原則 損 Page 42 面積和速度的平衡與互換 ?面積和速度是數(shù)字系統(tǒng)設(shè)
法律信息相關(guān)推薦
鄂ICP備17016276號(hào)-1