freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內(nèi)容

采用fpga實(shí)現(xiàn)數(shù)字系統(tǒng)-在線瀏覽

2025-07-13 20:53本頁面
  

【正文】 蠱 Page 19 芯片和平臺的選擇 ?主要還是看應(yīng)用本身,哪款芯片能夠用最低的成本實(shí)現(xiàn)設(shè)計所要求的功能,就選擇哪款芯片; ?成本的概念: ?不僅僅是這一次設(shè)計本身的代價; ?還應(yīng)該考慮將來維護(hù)和升級的代價。 臨 Page 20 設(shè)計開發(fā)工具 ?Xilinx公司的配套工具: ?Foundation,界面簡單,比較容易上手,但是功能不夠強(qiáng)大,而且支持較少; ?ISE,功能十分強(qiáng)大, Xilinx公司推薦的開發(fā)軟件,有廣泛的支持; ?Altera公司的配套工具: ?Max+Plus II,在國內(nèi)的應(yīng)用很廣泛; ?Quartus II, Altera公司新一代的 FPGA開發(fā)工具。 噬嗑 Page 22 設(shè)計開發(fā)工具 ?第三方的開發(fā)工具: ?仿真軟件: ?ActiveHDL,界面友好,使用比較簡單; ?ModelSim,功能強(qiáng)大的仿真軟件,工業(yè)界應(yīng)用廣泛,Xilinx的 ISE工具中采用的就是 ModelSim的 XE版本; ?Cadence公司 NCVerilog、 NCVHDL和 NCSim,其中 NCVerilog的前身是著名的 VerilogXL。 ?以上兩種語言各有優(yōu)缺點(diǎn),但是無論是哪種語言,都存在有一大類為其設(shè)計的單元庫,因此絕大部分的仿真工具都支持 VHDL和 Verilog的混合仿真。 復(fù) Page 25 HDL ?VHDL ?Verilog ?VHDL vs. Verilog ?SystemC ?SystemVerilog 無妄 Page 26 VHDL ?VHDL語言最初由美國軍方開發(fā),于 1987年成為 IEEE標(biāo)準(zhǔn),并于 199 2021及 2021年進(jìn)行更新或修訂; ?目前絕大部分開發(fā)工具依據(jù)的是 1993年的標(biāo)準(zhǔn),即 IEEE Std 10761993; 大畜 Page 27 Verilog ?Verilog語言早在上世紀(jì) 80年代就產(chǎn)生了,但是廣泛發(fā)展卻是在 Cadence公司購得所有權(quán),并于 1990年將語言開放之后; ?1995年, IEEE將 Verilog語言列為標(biāo)準(zhǔn),為IEEE Std 13641995,在 2021年,新的標(biāo)準(zhǔn)也已產(chǎn)生,即 IEEE Std 13642021。 坎 Page 30 VHDL vs. Verilog HDL語言的建模能力比較圖 離 Page 31 VHDL vs. Verilog ?數(shù)據(jù)類型 ?VHDL含有大量的內(nèi)置數(shù)據(jù)類型和用戶自定義類型,這樣的特性對于系統(tǒng)的抽象建模能力有很大的用處,如果你需要豐富的數(shù)據(jù)類型,那么 VHDL將是首選; ?Verilog的數(shù)據(jù)類型都由語言本身定義,而且含有專門描述連線等的類型,這說明對于系統(tǒng)的邏輯和物理結(jié)構(gòu)的描述, Verilog將是十分高效的。 恒 Page 33 VHDL vs. Verilog ?設(shè)計的可重用性 ?VHDL具有包( package)的概念,設(shè)計模塊的可重用性是十分簡單和自然的; ?Verilog沒有 package的概念,為了使得函數(shù)和過程能被多個 module重用,函數(shù)和過程的定義應(yīng)該放在單獨(dú)的文件中,然后使用 `include 編譯指令對該文件進(jìn)行包含(類似于 C語言的頭文件)。 大壯 Page 35 VHDL vs. Verilog ?程序的可讀性 ?VHDL脫胎于美國軍方的 Ada語言,語言規(guī)范十分嚴(yán)謹(jǐn),甚至于繁瑣,但是可讀性卻十分好; ?Verilog同時具有 C和 Ada的特點(diǎn),結(jié)構(gòu)比較靈活,有 C語言經(jīng)驗的人一般選擇 Verilog; ?這主要是程序設(shè)計風(fēng)格的問題,無論選用哪種語言,設(shè)計人員都應(yīng)該注意可讀性! 晉 Page 36 VHDL vs. Verilog ?語言擴(kuò)展 ?VHDL提供了稱為 ’ foreign 的屬性,允許調(diào)用其他語言中的子程序和模塊; ?Verilog語言提供了用于擴(kuò)展的 PLI機(jī)制,可以訪問其他語言(常見的是 C)生成的函數(shù)等; ?要特別注意的是,提供擴(kuò)展雖然是標(biāo)準(zhǔn)定義的,但是具體支持其他哪種語言是各種語言實(shí)現(xiàn)定義的,使用擴(kuò)展
點(diǎn)擊復(fù)制文檔內(nèi)容
法律信息相關(guān)推薦
文庫吧 www.dybbs8.com
備案圖鄂ICP備17016276號-1