【正文】 高 4 位與低 4 位的 BCD 碼之和： 0000 0100 0001 0110+0000 0000 0010 1000=0000 0100 0011 1110 天津科技大學(xué) 2020屆 本科生 畢業(yè)論文 26 高 4 位與低 4 位的 BCD 碼之和： 0000 0100 1000 0110+0000 0000 0000 1000=0000 0100 0011 1110 上述運(yùn)算結(jié)果的低 4 位 1110，大于 9，進(jìn)行數(shù)據(jù)調(diào)整，加 6 后的 BCD 碼為 0100，且向高位進(jìn)位，使高位的 0011 加 0001 變?yōu)?0100，調(diào)整后的數(shù)據(jù)位 0000 0100 1000 1000，且表示十進(jìn)制數(shù) ，與 + 的運(yùn)算結(jié)果相符。 上面給出的是兩個(gè) BCD 碼 0111(7)和 0101(5)的加法運(yùn)算，當(dāng)兩數(shù)之和大于1001(9)時(shí)，加 0110(6)進(jìn)行修正，得到 12 的 BCD 碼 0001 0010。 BCD 碼求和運(yùn)算需要進(jìn)行數(shù)據(jù)的調(diào)整。 為了獲得輸入模擬電壓對應(yīng)的 BCD 碼，方便數(shù)據(jù)的顯示，將表 41 的 BCD碼一次存在存儲器中，每個(gè)存儲單元放 2 位 BCD 碼， 4 位 BCD 碼占用兩個(gè)存儲單元。 表 41 中的電壓值可以用 4 位 BCD 碼 (Binary Code Decimal)碼表示，不考慮小數(shù)點(diǎn)，用十六進(jìn)制碼表示 BCD 碼 比較簡單方便 ，可得如表 41 所示的高 4 位 BCD 碼和低 4 位 BCD 碼。這里將輸出的數(shù)字量的高 4 位和低4 位分別存放，可得到轉(zhuǎn)換數(shù)據(jù)與實(shí)際電壓值得對應(yīng)關(guān)系如表 41。 now_state=s2。 cstr = 39。 rd = 39。wr = 39。 when s4=cs = 39。 now_state=s4。 cstr = 39。 rd = 39。wr = 39。 when s3=cs= 39。 else now_state=s2。139。139。139。139。139。now_state=s2。cstr = 39。 rd = 39。 wr = 39。 when s1=cs = 39。139。139。039。039。方框圖如 42 所示。 轉(zhuǎn) 換 控 制模 塊數(shù) 據(jù) 處 理模 塊顯 示 控 制模 塊數(shù) 據(jù)數(shù) 據(jù)數(shù) 據(jù) 輸 入段 選位 選C SW RR DI N T R 圖 41 FPGA控制電路原理框圖 模數(shù)轉(zhuǎn)換控制模塊 我們使用的 FPGA 是 Xilinx 公司設(shè)計(jì)的 SEEDFEM025 開發(fā)系統(tǒng)構(gòu)成， 其中主要 的 器件是 Xilinx 推出的 Virtex4 系列器件。 FPGA 控制部分的設(shè)計(jì)主要包括 以下 幾個(gè)部分：模數(shù)轉(zhuǎn)換控制模塊實(shí)現(xiàn)TLV571 的啟動及轉(zhuǎn)換數(shù)據(jù)讀??；數(shù)據(jù)處理模塊實(shí)現(xiàn) TVL571 數(shù)字量對應(yīng) BCD 碼的變換和處理；顯示控制模塊實(shí)現(xiàn) LED 段碼的產(chǎn)生。、 10 ??? WRRDCS 4) 狀態(tài) s3：讀取數(shù)據(jù)線 D0~D7 上的數(shù)據(jù)，設(shè)置 。讀取 INTR 是否有下降沿，有則表示轉(zhuǎn)換完成，進(jìn)入下一狀態(tài)。、 10 ??? RDWRCS 2) 狀態(tài) s1： TVL571 進(jìn)行模數(shù)轉(zhuǎn)換，轉(zhuǎn)換時(shí)間 100 s? ，設(shè)置 。需要完成 TLV571 的初始化， A/D 轉(zhuǎn)換的啟動、轉(zhuǎn)換狀態(tài)的讀取、數(shù)據(jù)的讀取和數(shù)據(jù)鎖存等功能。引腳圖見圖33。在軟件電量降低時(shí)， ADC 的電量會下降到 10uA。提供電壓為 3V時(shí)功耗只有 12mW，電壓為 5V時(shí)，功耗為 35mW。 TLV571 可以支持 的電壓。該器件包含兩個(gè)片上控制寄存器，這兩個(gè)寄存器控制軟件的啟動，通過雙向并行串口斷電。 圖 32 共陽極 7 段 LED 引腳配置與內(nèi)部結(jié)構(gòu) 數(shù)碼管分為片選和段選：片選為低電平有效，從左到右；段選分為 abcdefg點(diǎn)，高電平點(diǎn)亮，自頂順時(shí)針轉(zhuǎn) abcdefg.。從圖中可以看出，其中天津科技大學(xué) 2020屆 本科生 畢業(yè)論文 21 7 個(gè)發(fā)光二極管構(gòu)成字形 “8”，可以用來顯示數(shù)字，另一個(gè)發(fā)光二極管構(gòu) 成小數(shù)點(diǎn)。 7 段 LED 顯示模塊可以分為共陰極和共陽極兩種，本設(shè)計(jì)所用到的 LED 類型為共陽極。當(dāng)數(shù)碼管中的某個(gè)發(fā)光二極管導(dǎo)通的時(shí)候，相應(yīng)的一個(gè)字段便發(fā)光，不導(dǎo)通的則不發(fā)光。單個(gè)的發(fā)光二極管使用比較簡單。 數(shù)碼管 LED 即 為發(fā)光二極管， Light Emitting Diode 是它的英文簡稱 。 定義一個(gè)輸出量 CPLD_E:out STD_LOGIC_VECTOR (1 downto 0)。 8. 特有的配置數(shù)據(jù)三重加密技術(shù)，最大限度地保護(hù)了設(shè)計(jì)者的知識產(chǎn)權(quán) 。單端接口標(biāo)準(zhǔn)包括LVTTL、 LVCMOS(、 、 、 )、 PCI(33 和 66MHz)、 PCI、 GTL、 (I、 II、 III、 IV)、 和 (I、 II)；差分接口標(biāo) 準(zhǔn)包括LVDS 和擴(kuò)展的 LVDS()、 BLVDS、 ULVDS、 HSTL( 和 )、 SSTL(和 )。 5. 多達(dá) 20 個(gè)數(shù)字高性能和豐富的時(shí)鐘管理器 DCM 模塊和 32 個(gè)全局時(shí)鐘緩沖器，構(gòu)成了內(nèi)部高性能和豐富的時(shí)鐘資源。 3. 專用的 18 位 *18 位乘法器模塊和超前進(jìn)位邏輯鏈構(gòu)成了高性能的算術(shù)處天津科技大學(xué) 2020屆 本科生 畢業(yè)論文 20 理功能。 2. 高性能的內(nèi)部存儲器 SmartRAM 結(jié)構(gòu)，每個(gè)存儲器容量為 18Kb，并且是完全的雙口存儲器結(jié)構(gòu)。 本設(shè)計(jì)用到的器件有 Vritex4SX2 CPLD 功能模塊、數(shù)碼管和模數(shù)轉(zhuǎn)換器 TLV571。 設(shè) 計(jì) 準(zhǔn)備設(shè) 計(jì) 輸 入設(shè) 計(jì) 處 理器 件 編程功 能 仿 真時(shí) 序 仿 真器 件 測 試 圖 31 可編程邏輯器件設(shè)計(jì)流程 SEEDXDTKV4 實(shí)驗(yàn)平臺 該平臺的主處理器模塊是本公司生產(chǎn)的 SEEDFEM025 板卡。由于不同器件的內(nèi)部延時(shí)不一樣，不天津科技大學(xué) 2020屆 本科生 畢業(yè)論文 19 同的布局布線方案也給延時(shí)造成不同的影響，因此在設(shè)計(jì)處理以后，對系統(tǒng)和各模塊進(jìn)行時(shí)序仿真，分析其時(shí)序關(guān)系，估計(jì)設(shè)計(jì)的性能，以及檢查和消除竟?fàn)幟半U(xiǎn)等是非常有必要的。 在設(shè)計(jì)處理過程中，編譯軟件將對設(shè)計(jì)輸入文件進(jìn)行邏輯化簡、綜合優(yōu)化和適配，最后產(chǎn)生編程用的編程文件。仿真中如發(fā)現(xiàn)錯(cuò)誤，則返回設(shè)計(jì)輸入中修改邏輯設(shè)計(jì)。設(shè)計(jì)輸入通常有以下集中形式： 1)原理圖輸入方式 2)硬件描述語言輸入方式 3)波形輸入方式 3．功能仿真 功能仿真也叫做前仿真。 一般采用自上而下的設(shè)計(jì)方法 ，也可采用傳統(tǒng)的自下而上的設(shè)計(jì)方法。它包括設(shè)計(jì)準(zhǔn)備、設(shè)計(jì)輸入、功能仿真、設(shè)計(jì)處理、時(shí)序仿真和器件編程及測試等七個(gè)步驟 [12]。 可編程邏輯器件的設(shè)計(jì)是利用 EDA 開發(fā)軟件和編程土具對器件開發(fā)的過程。采用現(xiàn)場可編程器件不僅縮短了產(chǎn)品上市時(shí)間， 還可滿足現(xiàn)在和下一代便攜式設(shè)計(jì)所需要的成本、性能、尺寸等方面的要求，并提供系統(tǒng)級支持。比如在數(shù)據(jù)通信和圖像處理這樣的應(yīng)用中，需要強(qiáng)大的處理能力，由于成本、系統(tǒng)功耗和面市時(shí)間等原因，許多通訊、視頻和圖像系統(tǒng)已無法簡單地用現(xiàn)有 DSP 處理器來實(shí)現(xiàn)，當(dāng)最快的數(shù)字信號處理器仍無法達(dá)到速度要求時(shí)，唯一的選擇是增加處理器的數(shù)目，或采用客戶定制的門陣列產(chǎn)品。但迄今為止，有關(guān) FPGA 的研究和開發(fā)的大部分工作基本上都集中在數(shù)字邏輯電路上，在未來幾年里，這一局面將會有所改變，模擬電路及數(shù)?；旌想娐返目删幊碳夹g(shù)將得到發(fā)展 [3]。因此，為了適應(yīng)未來復(fù)雜高速電子系統(tǒng)的要求， FPGA 器件的高速可預(yù)測延時(shí)也是一個(gè)發(fā)展趨勢。為了保證高速系統(tǒng)的穩(wěn)定， FPGA 器件的延時(shí)可預(yù)測性也是十分重要的。 FPGA 器件作為電子系統(tǒng)的重要組成部分，也不可避免地向 的標(biāo)準(zhǔn)靠攏，以便適應(yīng)其他數(shù)字器件，擴(kuò)大應(yīng)用范圍。 FPGA 的系統(tǒng)內(nèi)可重構(gòu)特性有著極其廣泛的應(yīng)用前景，近年來在通信、航天、計(jì)算機(jī)硬件系統(tǒng)、程序控制、數(shù)字系統(tǒng)的測試診斷等方面獲得了較好的應(yīng)用 [11]。另一類系統(tǒng)重構(gòu) 即動態(tài)重構(gòu)，是指在系統(tǒng)運(yùn)行期間，根據(jù)需要適時(shí)地對芯片重新配置以改變系統(tǒng)的功能，可由基于 SRAM 技術(shù)的 FPGA(SRAMbased FPGA)實(shí)現(xiàn)。按照實(shí)現(xiàn)的途徑不同，系統(tǒng)內(nèi)重構(gòu)可分為靜態(tài)重構(gòu)和動態(tài)重構(gòu)兩類。采用系統(tǒng)內(nèi)可重構(gòu)技術(shù)，使得系統(tǒng)內(nèi)硬件的功能可以像軟件那樣通過編程來配置，從而在電子系統(tǒng)中引入 “軟硬件 ”的全新概念。這些高密度、大容量的 FPGA 器件的出現(xiàn)，給現(xiàn)代電子系統(tǒng) (復(fù)雜系統(tǒng) )的設(shè)計(jì)與實(shí)現(xiàn)帶來天津科技大學(xué) 2020屆 本科生 畢業(yè)論文 17 了巨大的幫助。 如今 ，高密度的 FPGA 產(chǎn)品 占有的市場也非?？捎^ ，并且已經(jīng)具備了片上系統(tǒng)集成的能力。 FPGA 器件 如今 已經(jīng)成為 全世界炙手可熱 的半導(dǎo)體器件， 同時(shí) 在現(xiàn)代電子系統(tǒng)設(shè)計(jì)中 起著越 來越重要的作用 ，其未來的發(fā)展方向?qū)⒊尸F(xiàn)以下幾個(gè)方面的趨勢。數(shù)據(jù)選擇器等電路組成。 (3)FPGA 是 ASIC 電路中設(shè)計(jì)周期最短、開發(fā)費(fèi)用最低、風(fēng)險(xiǎn)最小的器件之一。 FPGA 的基本特點(diǎn)主要有： (1)采用 FPGA 設(shè)計(jì) ASIC 電路，用戶不需要投片生產(chǎn)，就能得到合格的芯片，可做其它全定制或半定制 ASIC 電路的中試樣片。每個(gè) IOB 控制一個(gè)引腳，可被配置為輸入、輸出或雙向 L／ O 功能。 CLB 是 FPGA 的主要組成部分，是實(shí)現(xiàn)邏輯功能的基本單元，它主要由邏輯函數(shù)發(fā)生器、觸發(fā)器、以通過 IR 與其他 CLBS 相連。 正是由于以上諸多優(yōu)點(diǎn)，可編程邏輯器件 CPLD／ FPGA 在我國已大量應(yīng)用到產(chǎn)品的研制和最終產(chǎn)品中，它們在降低產(chǎn)品成本的同時(shí)又極大地縮短了產(chǎn)品上市時(shí)間，可產(chǎn)生巨大的經(jīng)濟(jì)效益 [10]。 (6)易學(xué)易用，開發(fā)便捷。 如今 ， CPLD／ FPGA 可供選擇范圍很大，可根據(jù)不同的應(yīng)用 選擇不同容量的芯片。由于開發(fā)工具的通用性、設(shè)天津科技大學(xué) 2020屆 本科生 畢業(yè)論文 16 計(jì)語言的標(biāo)準(zhǔn)化以及設(shè)計(jì)過程幾乎與所用的 CPLD／ FPGA 器件的硬件結(jié)構(gòu)沒有關(guān)系，使得設(shè)計(jì)成功的各類邏輯功能塊有很好的兼容性和可移植性，它幾乎可用于任何型號的 CPLD／ FPGA，從而使得片上系統(tǒng)的產(chǎn)品設(shè)計(jì)效率大幅度提高。 由于 CPLD／ FPGA 可以將 整個(gè)系統(tǒng) 在 同一芯片中 高集成下載 ， 體積將會大幅度減小 ， 方面對數(shù)據(jù)進(jìn)行管理和屏蔽 。 CPLD／ FPGA 的延遲時(shí)間能達(dá)到 納秒級 數(shù) ， 加上其具有 并行 的 工作方式， 將 在超高速應(yīng)用領(lǐng)域和實(shí)時(shí)測控方面有非常廣闊的 應(yīng)用前景。 在正 5V工作電壓的情況下可以任意時(shí)刻對正在工作中的 CPLD／ FPGA 進(jìn)行全部或部分地系統(tǒng)編程，并且可以進(jìn)行所謂 “菊花鏈?zhǔn)?”的多芯片串行編程，特別是對于 SRAM 結(jié)構(gòu)的 FPGA，其下載的編程次數(shù)幾乎不會受到任何限制 。它不 但 具有 短暫的開 發(fā)周期 ， 低廉的成本 ， 強(qiáng)大的適應(yīng)性 等諸多優(yōu)點(diǎn)，而且還有其它多方面的優(yōu)勢： (1)簡便的編程方式 。從航空航天到數(shù)字信號處理，再到汽車家電等消費(fèi)領(lǐng)域，無處不見 FPGA 的身影。本設(shè)計(jì)平臺由本公司設(shè)計(jì)的 SEEDFEM025 開發(fā)系統(tǒng)構(gòu)成，主要器件是 Xilinx 推出的 Virtex4 系列器件，嵌入了 MicroBlaze 處理器軟核 [9]。 Xilinx 公司是全 世界 最大的可編程邏輯器件制造商， 同時(shí) 也是 FPGA 器件的發(fā)明者，特別是在通信領(lǐng)域， Xilinx 不僅是一個(gè)提供通信器件的供應(yīng)商， 同時(shí) 還積極的參與通信標(biāo)準(zhǔn)的制定， 為 系統(tǒng)集成和系統(tǒng) 提供 解決方案等。隨著科技的進(jìn)步，電子產(chǎn)品的更新日新月異， EDA 技術(shù)作為電子產(chǎn)品開發(fā)研制的源動力，已成為現(xiàn)代電子設(shè)計(jì)的核心。傳統(tǒng)的 “固定功能集成塊十連線 ”的設(shè)計(jì)方法正逐步地退出歷史舞臺，而基于芯片的設(shè)計(jì)方法正成為現(xiàn)代電子系統(tǒng)設(shè)計(jì)的主流。隨著半導(dǎo)體技術(shù)、集成技術(shù)和計(jì)算機(jī)技術(shù)的迅猛發(fā)展，天津科技大學(xué) 2020屆 本科生 畢業(yè)論文 15 電子系統(tǒng)的設(shè)計(jì)方法和設(shè)計(jì)手段都發(fā)生了很大的變化。 EDA 技術(shù)在進(jìn)入 21 世紀(jì)后，由于更大規(guī)模的 FPGA 器件的不斷推出，在仿真和設(shè)計(jì)兩方面支持標(biāo)準(zhǔn)硬件描述語言 的功能強(qiáng)大的 EDA 軟件不斷更新、增加，使電子 EDA 技術(shù)得到了更大的發(fā)展。在產(chǎn)品設(shè)計(jì)與制造方面 ， 從高性能的微處理器、數(shù)字信號處理器 ， 一直到彩電、音響和電子玩具電路等 ， EDA 技術(shù)不單是應(yīng)用于前期的計(jì)算機(jī)模擬仿真、產(chǎn)品調(diào)試 ， 而且也在電子設(shè)備的研制與生產(chǎn)、電路板的焊接等方面有著重要的作用。這一判別是通過匹配濾波器的輸出顯示在輸人數(shù)據(jù)流中探調(diào)到特定的 碼序列 。 將O)LI)/ FPGA 器件的開發(fā)應(yīng)用到儀器設(shè)備中。 5PGA 進(jìn)行電路設(shè)計(jì)與仿真 的工具為電路仿真工具 (EWB 或 PSPICE、 VLOL 等 )。在科研和新產(chǎn)品開發(fā) 方面 ， 小批量產(chǎn)品的芯片或大批量產(chǎn)品的芯片前期開發(fā) 可以采用 5PGA 。 其目的 主要是 為了可以讓 學(xué)生 充分 了解 EDA 的 基礎(chǔ)概念和基本原理 ， 掌握描述系統(tǒng)邏輯的方法 ， 進(jìn)行電子電路課程 時(shí)可以使用凹ID/ 5PGA 器件進(jìn)行 模擬仿真實(shí)驗(yàn) ， 并在作畢業(yè)設(shè)計(jì)時(shí) 進(jìn)行 簡單 易操作的 電子系統(tǒng)的設(shè)計(jì) ， 既使實(shí)驗(yàn)設(shè)備或設(shè)計(jì)出的電子系統(tǒng)具有 可靠性高、比較經(jīng)濟(jì)、速度快 ， 實(shí)現(xiàn)比較容易 ， 便利的修改條件， 同時(shí) 又可大