freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內(nèi)容

最新基于fpga的數(shù)字電壓表的設(shè)計(jì)(參考版)

2025-06-22 03:25本頁面
  

【正文】 本文給出的設(shè)計(jì)思想也適用于其它PLD芯片的系列。本文設(shè)計(jì)的VHDL語言程序已在QuartusⅡ工具軟件上進(jìn)行了編譯、仿真和調(diào)試,并通過編程器下載到了EPC2C8Q208C8芯片。對(duì)于大規(guī)模的邏輯設(shè)計(jì)、ASIC設(shè)計(jì),或單片系統(tǒng)設(shè)計(jì),則多采用FPGA。而FPGA是當(dāng)今應(yīng)用最廣泛的兩類可編程專用集成電路(ASIC)之一。調(diào)節(jié)滑動(dòng)變阻器可以得到測(cè)量的電壓。end one。 end case。ain0)。ain1)。ain2)。顯示第一位數(shù)據(jù) when 00000001=dchar=(00000010)。L4:process(address,dchar,ain3,ain2,ain1,ain0)begin case address is when 00000000=dchar=(0000amp。 end if。 else address=address+00000001。139。 elsif clk39。039。 end process L2。 end case。 end if。 else state=setddram。 elsif chart79 then state=writeram。 when writeram = if chart=39 then state=setddram。 when buftwo = chart=chart+1。 when bufone = chart=chart+1。 when clear = state=setddram。 when switchmode = state=setmode。 then case state is when idle = state=setfunction。event and clk=39。 chart=0。039。end process L1。 data=ZZZZZZZZ。 lcd_rw=39。 其他狀態(tài)模式 when others = lcd_rs=39。039。139。 end if。 if chart38 then data=10000000。 lcd_rw=39。 緩沖二 when buftwo = lcd_rs=39。 else data=11000000。039。039。 end if。 if chart38 then顯示個(gè)數(shù)不足38個(gè)字符時(shí),選擇第一行地址顯示 data=10000000。 lcd_rw=39。 設(shè)置DDRAM地址 “10000000”選擇第一行地址(80H),“11000000”選擇第二行地址(C0H) when setddram = lcd_rs=39。039。039。 data=00000110。 lcd_rw=39。 模式設(shè)置 AC自動(dòng)增一,畫面不動(dòng) when setmode = lcd_rs=39。039。039。讀 data=00111100。命令 lcd_rw=39。信號(hào)為高阻態(tài) 功能設(shè)置 8位數(shù)據(jù),2行顯示,5*7的點(diǎn)陣 when setfunction = lcd_rs=39。139。039。lcd_en=clk。, q=chardataRAM的q與字符數(shù)據(jù)相連 )。, wraddress=address+00001000,第一行第9列地址 wren=39。begin u1:charramport map(clock=clk, 隨著dchar不同的值,顯示不同的字符 data=dchar+00110000,“00110000”代表字符‘0’ rdaddress=char_addr,RAM讀地址與字符顯示地址的地址相連 rden=39。RAM寫使能信號(hào) q:out std_logic_vector(7 downto 0)RAM數(shù)據(jù)輸出信號(hào) )。RAM寫地址 wren:in std_logic:=39。139。RAM數(shù)據(jù)輸入信號(hào) rdaddress:in std_logic_vector(7 downto 0)。139。數(shù)字09中間變量signal address:std_logic_vector(7 downto 0)。讀地址變量signal chardata:std_logic_vector(7 downto 0)。狀態(tài)變量signal chart:integer range 0 to 79。緩沖一constant buftwo: std_logic_vector(7 downto 0):=10000000。設(shè)置DDRAM地址constant writeram: std_logic_vector(7 downto 0):=00100000。開關(guān)控制constant setfunction:std_logic_vector(7 downto 0):=00001000。清屏模式constant setmode: std_logic_vector(7 downto 0):=00000010。其程序?yàn)椋篴rchitecture one of lcd1602driver isconstant idle: std_logic_vector(7 downto 0):=00000000。;當(dāng)轉(zhuǎn)換數(shù)據(jù)為10110110,+=,它的BCD碼表示為0011010100110110,仿真結(jié)果正確。doo3=do3 when do301010 else do301010。doo1=do1 when do101010 else do101010。 amp。 data1(15 downto 12))+(39。039。c3=00000 when do301010 else 00001。 amp。 data1(11 downto 8))+(39。039。c2=00000 when do201010 else 00001。 amp。 data1(7 downto 4))+(39。039。c1=00000 when do101010 else 00001。 amp。 data1(3 downto 0))+(39。039。data2=0000000000000000 when datain(3 downto 0)=0000 else 0000000000100000 when datain(3 downto 0)=0001 else 0000000000111001 when datain(3 downto 0)=00
點(diǎn)擊復(fù)制文檔內(nèi)容
環(huán)評(píng)公示相關(guān)推薦
文庫吧 www.dybbs8.com
備案圖鄂ICP備17016276號(hào)-1