全數(shù)字鎖相環(huán)設(shè)計word版(參考版)
2025-05-09 20:30本頁面
【正文】 七 樂無窮，盡在新浪新版博客，快來體驗啊 ~請點擊進入 ~ 特別聲明： 1：資料來源于互聯(lián)網(wǎng)，版權(quán)歸屬原作者 2：資料內(nèi)容屬于網(wǎng)絡意見，與本賬號立場無關(guān) 3：如有侵權(quán)，請告知，立即刪除。因為鎖相過程就是十幾個 fin 周期，比較短，邏輯分析儀采樣不到剛開始的數(shù)據(jù)，所以鎖相的過程無法顯示出來。 當 fin 輸入頻率取為 1khz 時，可以看到波形圖如下： 上面的仿真圖分別是在不同的輸入信號，就是被鎖相信號 fin 的頻率由1kHz 到 10kHz 到 100kHz，邏輯分析儀分析的結(jié)果。定義 K0(IO40)， K1(IO41)， K2(IO42)， K3(IO43)， K4(IO44)并分別與 Kmod0，Kmod1， Kmod2， enable， reset 對應；把芯片上定義的 clk， fin， fout， se 管腳分別連接到邏輯分析儀的 LA7， LA6， LA5， LA4 上，從而可以直接觀察 fin， fout 和 se 信號之間的關(guān)系變化。并且下載到芯片，連接好邏輯分析儀，就可以進行驗證。在所設(shè)計的鎖相環(huán)邏輯電路中，為了便于鑒視鎖相環(huán)的工作狀況，本次設(shè)計引出了一個鎖相監(jiān)視的判斷信號 se。 4下載硬 件測試 利用 EDA6000 實驗箱來驗證，并在實驗箱上進行邏輯的分析。全數(shù)字鎖相環(huán)頂層模塊端口設(shè)計如下： module pll_top(fin,fout,se,clk,reset,enable,Kmode,fin_dac,fout_dac)； input fin,clk； //輸入 clk 時鐘周期 100ns(10Mhz) input reset,enable； //reset 高電平復位， enable 高電 平有效 input[2： 0]Kmode； //濾波計數(shù)器的計數(shù)模值設(shè)定 output fout； //fout 是鎖頻鎖相輸出 output[7： 0]fin_dac,fout_dac； //fin_dac,fout_dac 分別是兩個輸入輸出信號經(jīng)過數(shù)模 dac 的輸出 output se； //用于觀察鎖相與否 頂層文件程序生成的連接如圖 ： 3全數(shù)字鎖相環(huán)仿真 全數(shù)字鎖相環(huán)的功能仿真 利用業(yè)界強大的 軟件進行功能仿真： 上面圖 和圖 分別是從不同的變化的 fin 輸入頻率的仿真，根 據(jù)波形可以看到 fout 頻率能夠跟隨 fin 輸入的變化。這樣可以表征兩個信號的頻率和相位的差。 N分頻器模塊端口設(shè)計什么如下： module div_N(clkin,n,reset,clkout)； //N 分頻模塊 input clkin,reset； input[14： 0]n； output clkout； N分頻器模塊仿真如下： 數(shù)模 DAC 轉(zhuǎn)換模塊的 設(shè)計 這里使用數(shù)模轉(zhuǎn)換模塊是為了在仿真過程更好的直觀的觀察鎖相的情況。除 N計數(shù)器對脈沖加減電路的輸出 IDOUT 再進行 N 分頻，得到整個環(huán)路的輸出信號 Fout。 N 分頻器對脈沖加減電路的輸出脈沖再進行 N分頻，得到整個環(huán)路的輸出信號 fout。原理就是對輸入信號周期用高頻時鐘進行測量，得到高頻時鐘的長度之后再量化然后給出 N 值， N的值與高頻時鐘 長度比例關(guān)系，高頻時鐘長度越長， N值越大。當沒有進位脈沖信號和借位脈沖信號是，脈沖加減信號就是對時鐘進行二分頻輸出，當有進位脈沖信號時，脈沖加減模塊會增加一個脈沖，相當于減少了脈沖周期，而增加了輸出頻率；同理，當有借位脈沖信號時，脈沖加減模塊會減少了一個脈沖，相當于增加了脈沖周期，而減少輸出了頻率；這樣通過脈沖增減模塊的對輸入信號頻率和相位的跟蹤和調(diào)整，最終使輸出信號鎖 定在輸入信號的頻率和信號上，工作波形如圖所示。在初始時刻，計數(shù)器被置初值為 K/2=2，這樣可以 DPLL 捕捉速度很快。減小模值 K可以縮短捕捉時間，擴展捕捉帶寬，但是降低了 DPLL 的抗噪能力。 K變?？赡嬗嫈?shù)器模值 K對 DPLL 的性能指標有著很大的影響。當環(huán)路鎖定后 ,如果模數(shù) kmode 較小 ,則 K變?？赡嬗嫈?shù)器會周期性輸出超前脈沖和滯后脈沖 ,在脈沖加減電路中產(chǎn)生周期性的脈沖加入和扣除 ,其結(jié)果是在脈沖加減電路的輸出信號中產(chǎn)生了周期性的誤差 ,稱為 波紋 ；如果模數(shù) kmode 足夠大 ,這種 波紋 誤差通過除 N 計數(shù)器后 ,可以減少到 N個周期出現(xiàn)一次 ,即 K?？赡嬗嫈?shù)器的超前脈沖和滯后脈沖的周期是 N個參考時鐘周期。從而起到了環(huán)路濾波的作用。計數(shù)器根據(jù)輸出結(jié)果生成控制增減脈沖動作的控制指令。當 SE 為高電平時，計數(shù)器進行加運算，如果相加的結(jié)果達到預設(shè)的模值，則輸出一個進位脈沖信號 CARRY 給脈沖加減電路；當 SE 為低電平時，計數(shù)器進行減運算，如果結(jié)果為零，則輸出一個借位脈沖信號 BORROW 給脈沖加減電路。如下圖給出圖異或門鑒相器在環(huán)路鎖定及極限相位差下的波形： 基本原理如下，數(shù)字環(huán)路濾波器 (DLF)作用是消除鑒相器輸出的相位差信號se中的高頻成分，保證環(huán)路的性能穩(wěn)定，實際上可用一變模可逆計數(shù)器 (設(shè)模數(shù)為 K)來實現(xiàn)。 鑒相器模塊： 模塊端口設(shè)計說明如下： module xormy(a,b,y)； //異或門鑒
教學課件相關(guān)推薦
鄂ICP備17016276號-1