【正文】 最后，感謝參考文獻(xiàn)中提及的各位老師和工程技術(shù)人員，在我的設(shè)計和論文的撰寫中，借鑒和參考了各位的作品和成果，是各位的研究成果給了我靈感和勇氣去完成設(shè)計和論文，謝謝你們。致 謝歷時三個月的努力學(xué)習(xí)和工作，畢業(yè)設(shè)計和論文撰寫工作目前已經(jīng)完成，畢業(yè)答辯工作正在緊張的準(zhǔn)備過程中，至此，我已經(jīng)在畢業(yè)的邊緣。 課題研究的展望設(shè)計至此基本完成，論文撰寫工作也接近尾聲，高興之余，回顧本次設(shè)計和論文撰寫的整個過程，感慨頗多。論文的撰寫工作著實(shí)不是那么簡單，文字輸入、圖形輸入和公式輸入都是很復(fù)雜的工作，要求撰寫者要能夠應(yīng)用多種軟件。4FSK載波太多，就必須的考慮到這個問題。本次畢業(yè)設(shè)計中，開始的1個月，主要是熟悉課題研究的要求和會用到哪些方面的知識，并且到校圖書館借閱書刊，查找電子文獻(xiàn)，順利完成了開題報告的撰寫、專業(yè)英文論文的翻譯。圖 419 4FSK解調(diào)器的仿真波形在圖419中，波形圖中框的部分分別為FFF0、FF1，圖中的波形第四行二進(jìn)制碼為1000、01，波形對應(yīng)的碼組正確，輸出的二進(jìn)制波形與二進(jìn)制碼對應(yīng)，說明解調(diào)器解調(diào)正確。圖 418(a) 4FSK的調(diào)制仿真圖圖 418(b) 4FSK的調(diào)制仿真圖00 圖 418(c) 4FSK的調(diào)制仿真圖01圖 418(d) 4FSK的調(diào)制仿真圖10 圖 418(e) 4FSK的調(diào)制仿真圖11圖418(a)左側(cè)兩個框中，上邊的為二位二進(jìn)制碼的低位，下邊為二進(jìn)制碼的高位，這個在圖(b)(c)(d)(e)中是可以看出來的。在圖417(c)可以看出，當(dāng)RST=‘0’時，解調(diào)器就停止工作了，即使有信號輸入,輸出依舊為零。仿真結(jié)果若不正確，直至仿真正確；（9）將計算機(jī)與實(shí)驗(yàn)箱連接，進(jìn)行硬件測試，硬件調(diào)試所采用的是SE5型EDA實(shí)驗(yàn)開發(fā)系統(tǒng)。在圖416(b)中，很清楚的看見當(dāng)輸入信號為‘1’時，輸出了高頻的F2載波信號，而在輸入信號為‘0’時，輸出了頻率較低的F1信號。至此VHDL語言的工程建立過程基本完成；（8）仿真綜合在工程建立完成之后，點(diǎn)擊 中的運(yùn)行，如果沒有基本的語法錯誤和語句錯誤，則會如圖411所示。1） 2FSK調(diào)制器仿真（1）打開Quartus II ，左上角菜單欄點(diǎn)擊“File”→“New”，如圖46所示，選擇“VHDL File” ，點(diǎn)擊“OK”。在設(shè)計中，前邊已經(jīng)提到了，載波信號采用對基準(zhǔn)頻率的12分頻，分別代表00、011，基帶二位二進(jìn)制信號的頻率為基準(zhǔn)頻率的100分頻，4FSK的調(diào)制解調(diào)的仿真中采用的基準(zhǔn)頻率為10ns，設(shè)一個基帶周期內(nèi)高頻信號上升沿數(shù)目為，可以表示成如下對應(yīng)關(guān)系：4分頻時載波上升沿的理論數(shù)值為25；6分頻時載波的上升沿的理論數(shù)值為17；8分頻時載波的理論上升沿數(shù)值為12；12分頻是載波的上升沿理論值為8。不管是采用MFSK的哪種解調(diào)方法，均對載波的各頻率有一定的要求。設(shè)計的解調(diào)器分為三個模塊：基帶時鐘生成模塊BATK_COUNT、判斷解調(diào)模塊DM_4FSK和并串轉(zhuǎn)換輸出模塊DM_FSKOUT。程序中含有CLK的是基準(zhǔn)時鐘，RST是使能信號，INSIGN為調(diào)制器的輸入信號，OUTSIGN為調(diào)制器的調(diào)制輸出信號，RST高電平有效，關(guān)鍵詞中含有上述字的是與之對應(yīng)的器件連接信號。如前第二章節(jié)所講，4FSK要解決的一個問題是把串行輸入的信號先進(jìn)行轉(zhuǎn)換，形成可以表述四個有效數(shù)碼的二位二進(jìn)制00、011，也即串并轉(zhuǎn)換電路，所以針對于4FSK的調(diào)制器設(shè)計，分為三個模塊：輸入信號的串并轉(zhuǎn)換模塊CTOB、載波信號產(chǎn)生模塊RISING_F和4FSK的比較調(diào)制輸出模塊FSK_MDOUT。2）2FSK解調(diào)器在2FSK解調(diào)器的設(shè)計中，含有INSIGNAL字符的特殊標(biāo)示符為輸入的已調(diào)信號，YOUT為輸出的解調(diào)制信號，CLK是解調(diào)制器的系統(tǒng)時鐘，RST是解調(diào)器的使能端。設(shè)計的程序如下所述：1）2FSK調(diào)制器在調(diào)制器的設(shè)計中，含有“CLK”的是系統(tǒng)時鐘管腳，頂層模塊中，CLK就是整個系統(tǒng)的外部系統(tǒng)時鐘輸入端，提供系統(tǒng)的工作時鐘，提供給調(diào)制信號生成模塊的基本信號，RST是調(diào)制器的使能端輸入信號。調(diào)制器的輸入信號經(jīng)過比較，若=0，輸出一個頻率的方波，當(dāng)=1，輸出另一個頻率的波形，最后將信號輸出，系統(tǒng)圖如圖41所示，對于MFSK調(diào)制，只是在取樣后多了一個串并轉(zhuǎn)換電路而已，在此不再單獨(dú)給出框圖。VHDL93版的規(guī)則是在VHDL87版的基礎(chǔ)上進(jìn)行了一定的拓展，但VHDL93版的標(biāo)準(zhǔn)不一定能被綜合其綜合，在此不作介紹。結(jié)構(gòu)體對實(shí)體的輸入輸出關(guān)系描述有三種方式：行為描述方式、數(shù)據(jù)流描述方式和結(jié)構(gòu)描述方式。實(shí)體說明中給出了實(shí)體名和端口的聲明，輸入輸出端口的說明由PORT關(guān)鍵字引出。庫的使用并不麻煩，除了STD和WORK庫以外，其他的幾類庫使用之前必須要有顯式的說明，例子的12行便是顯式說明，顯式說明的一般格式如下： LIBRARY 庫名； USE ；程序中的第一句是指明了所使用的庫，USE指明了開放庫中的程序包的資源情況，若需要開放全部的項目則項目名用“ALL”代替。12行時IEEE的庫調(diào)用說明，每一個庫是由一個或者多個程序包構(gòu)成，把庫劃分為多個程序包是為了方便管理和使用，庫中放著已編譯好的設(shè)計單元，它可以作為其他VHDL描述的資源而加以利用。6 end xor2。2） 語言結(jié)構(gòu)VHDL語言語言至少包括三個部分：庫(LIbrary)說明、實(shí)體(Entity)說明和結(jié)構(gòu)體(Architecture)，如下給出一個簡單的VHDL程序，予以說明：1 library ieee。1987年IEEE正式將VHDL作為認(rèn)證標(biāo)準(zhǔn)，1990年對VHDL進(jìn)行了修正。硬件描述語言是高層次、自動化設(shè)計的起點(diǎn)，HDL通常是指電子技術(shù)高層次設(shè)計階段中所采用的硬件描述語言，它具有很多特點(diǎn)：①HDL行為描述語言可以從抽象的角度來描述電子實(shí)體的行為；②HDL支持結(jié)構(gòu)描述，能從比較具體的角度描述電子實(shí)體的結(jié)構(gòu)；③HDL具備了從比較抽象到比較具體的多層面上對電子實(shí)體進(jìn)行混合描述的能力；④HDL的生命力在于它描述的實(shí)體程序，既能被模擬仿真，又可以綜合。FPGA的輸入方式靈活，有三種方法，分別是①原理圖輸入方式，②狀態(tài)圖輸入方式，③文本輸入方式。FPGA/CPLD與早期的ASIC設(shè)計相比，具有開發(fā)周期短、投資風(fēng)險小、產(chǎn)品上市速度快，市場適應(yīng)能力強(qiáng)、硬件升級方便等優(yōu)點(diǎn)，應(yīng)用范圍涉及數(shù)字系統(tǒng)設(shè)計、微機(jī)系統(tǒng)領(lǐng)域和DSP領(lǐng)域。Altera公司的主要CPLD產(chǎn)品有MAX700和MAX II系列，具體的各系列的優(yōu)點(diǎn)和具體組成在此不作介紹，詳情查詢相關(guān)書籍和資料。隨著應(yīng)用需求的變化，為了滿足高端需要，Altera公司先后推出了滿足高端產(chǎn)品的Stratix、Stratix II、Stratix III、Stratix IV系列產(chǎn)品和低成本的Cyclone、Cyclone II、Cyclone III系列產(chǎn)品，具體的各系列的優(yōu)點(diǎn)和具體組成在此不作介紹，詳情查詢相關(guān)書籍和資料。PLD自20世紀(jì)60年代以來，經(jīng)歷了標(biāo)準(zhǔn)元件、專用集成電路、可編程邏輯器件、可編程的片上系統(tǒng)等四代。 (3)具有邏輯綜合和優(yōu)化的功能； EDA技術(shù)是一種以計算機(jī)為物理工作平臺，以EDA軟件為開發(fā)工具，以硬件描述語言為開發(fā)語言，以可編程的邏輯器件為載體，以ASIC、SOC嵌入式系統(tǒng)為設(shè)計目標(biāo)，以數(shù)字系統(tǒng)設(shè)計為應(yīng)用方向的電子產(chǎn)品自動化設(shè)計技術(shù)，它融合了電子技術(shù)、計算機(jī)技術(shù)、信息處理技術(shù)、智能化技術(shù)等最新的研究成果進(jìn)行開發(fā)的高新技術(shù)。 2）MFSK的解調(diào)解調(diào)器和2FSK的也是類似的，只不過在發(fā)送端調(diào)制的時候?qū)⒋械妮斎胄盘栕兂刹⑿卸M(jìn)制碼，控制頻率的變化，那么，在接收端也就需要有逆向的過程，即通過頻率信息，解調(diào)出二進(jìn)制并行的碼，然后在經(jīng)過并串轉(zhuǎn)換形成二進(jìn)制串行碼，實(shí)現(xiàn)解調(diào)。 圖 218 MFSK的調(diào)制框圖為輸入信號，經(jīng)過串并轉(zhuǎn)換電路，產(chǎn)生碼寬為的二進(jìn)制碼，碼寬和的關(guān)系一般滿足，通過二進(jìn)制的具體數(shù)值，控制著頻率為F1~Fn（）的載波信號接通輸出，從而形成調(diào)制輸出信號，自然產(chǎn)生了不同頻率的輸出波形。頻率的不同必然導(dǎo)致直流分量的大小不同，且一定意義上，直流分量與載波頻率成正比，從而解調(diào)出所發(fā)送的信號，解調(diào)的框圖如圖216所示，圖217中給出了各點(diǎn)信號的波形。圖 214 2FSK解調(diào)框圖2FSK信號的非相干解調(diào)方法很多，它們都沒有利用信號的相位信息。用數(shù)字基帶信號S(t)控制壓控振蕩器的振蕩頻率，進(jìn)而產(chǎn)生二進(jìn)制的數(shù)字調(diào)頻信號，變?nèi)荻O管的電容受到基帶信號的控制，從而控制諧振電路的諧振頻率，諧圖 211 門電路實(shí)現(xiàn)的2FSK框圖圖 212 直接數(shù)字調(diào)頻系統(tǒng)振頻率為，C為等效電容，可表示為，加在變?nèi)荻O管上的反向偏置電壓為。2） 2FSK信號的實(shí)現(xiàn)2FSK的實(shí)現(xiàn)方法很多，有開關(guān)鍵控、數(shù)字門電路和直接數(shù)字調(diào)頻法產(chǎn)生2FSK信號。圖 29(a) 2PSK相干解調(diào)系統(tǒng)圖29(a)各點(diǎn)的波形如圖29(b)所示.圖 29(b) 2PSK相干解調(diào)雖然2PSK可以物理實(shí)現(xiàn)，但是，由于載波恢復(fù)過程中可能存在π相位的模糊，也即恢復(fù)的本地載波與所需要的相干載波可能并不同相而是反向。 2PSK的時域可表示為： （211）式中，是第n個符號的絕對相位，發(fā)送0時，當(dāng)發(fā)送1時， ，由此可以將式211改寫為： （212）調(diào)制信號的波形圖如下圖27所示：圖 27 2PSK調(diào)制波形示意由圖可以見得，碼元的波形（都是載波的頻率）相同，只是相位差了半個周期，那么不妨使用雙極性的矩形脈沖序列與一個正弦載波的乘積： （213）其中， （214）是脈沖寬度為的矩形脈沖，是一個統(tǒng)計量，統(tǒng)計特性如下： （215）如式215所示，發(fā)送二進(jìn)制0時，取+1，取相位為0；當(dāng)發(fā)送二進(jìn)制1時，取1，取相位為π，這種二進(jìn)制的相位調(diào)制方法稱為絕對相移調(diào)制法，與之相對的還有差分相位調(diào)制法（2DPSK）。圖 26 2ASK的功率譜主要特點(diǎn)： （1）2ASK的功率譜是由基帶信號的功率譜平移而來，并且中心頻率為載波頻率；（2）2ASK帶寬為B=2，而基帶信號的帶寬為B=，碼率為； （3）2ASK的信號頻