基于fpga的fsk調(diào)制解調(diào)-wenkub.com
2025-01-13 13:42 本頁面
【正文】 本次畢業(yè)設(shè)計(jì)是對專業(yè)基礎(chǔ)知識一次實(shí)際檢驗(yàn)和鞏固，同時(shí)也是走向工作崗位前的一次熱身。本次設(shè)計(jì)，由于數(shù)字調(diào)制技術(shù)與FPGA的結(jié)合，使得通信系統(tǒng)的性能得到了迅速的提高。圖14 FSK解調(diào)VHDL程序仿真全圖圖15 FSK解調(diào)VHDL程序仿真局部放大圖二、FSK調(diào)制電路FSK調(diào)制電路如圖16所示：圖16 FSK解調(diào)電路圖Quartus II可實(shí)現(xiàn)硬件描述語言或網(wǎng)表文件（VHDL、Verilog、BDF、TDF、EDIF、VQM）對應(yīng)的RTL電路圖的生成。⑤ 文件存盤選擇File中的Save as項(xiàng)。單擊圖13左側(cè)的全屏顯示按鈕，使之全屏顯示，并單擊放大縮小按鈕，再用鼠標(biāo)在波形編輯窗口單擊（右擊為放大，左擊為縮小），使仿真坐標(biāo)處于適當(dāng)位置。③ 輸入工程信號節(jié)點(diǎn)選擇View菜單中的Utility Windows項(xiàng)的Node Finder，在此對話框Filter項(xiàng)中選擇Pins:allamp。選擇Quartus II主窗口的File菜單的New選項(xiàng)，在彈出的文件類型編輯對話框中，選擇Other Files中的Vector Weaveform File項(xiàng)，單擊OK按鈕，即出現(xiàn)波形文件編輯窗口。 FSK解調(diào)仿真工程編譯通過后，必須對其功能和時(shí)序性能進(jìn)行仿真測試，以驗(yàn)證設(shè)計(jì)結(jié)果是否滿足設(shè)計(jì)要求。仿真波形輸出文件FSKTZ Simulation Report將自動彈出如圖10所示。單擊start使之變成藍(lán)色，再單擊右鍵，選擇Value設(shè)置中的Forcing High項(xiàng)，使start變成高電平信號。用鼠標(biāo)將時(shí)鐘信號節(jié)點(diǎn)clk、start、x、qfqf2和y分別拖到波形編輯窗口，如圖9所示，此后關(guān)閉Nodes Found窗口即可。對于時(shí)序仿真測試來說，將仿真時(shí)間設(shè)置在一個合理的時(shí)間區(qū)域內(nèi)是十分必要的，通常設(shè)置的時(shí)間區(qū)域?qū)⒁暰唧w的設(shè)計(jì)項(xiàng)目而定。假設(shè)需要調(diào)制的二進(jìn)制序列為[1 1 0 1 0 0 1 0 1 1 0 0 1]，且碼元寬度為480ns。 END PROCESS。EVENT AND XX=39。 IF語句通過對M大小，來判決Y輸出的電平 ELSE Y=39。 END PROCESS。 IF語句完成對Q的循環(huán)計(jì)數(shù) ELSIF Q=11 THEN Q=0。) THEN XX=X。 寄存器SIGNAL M:INTEGER RANGE 0 TO 5。 調(diào)制信號 Y:OUT STD_LOGIC)。USE 。END BEHAV。 X=’0’時(shí)，輸出F1 ELSE Y=F2。139。 END IF。 ELSE F2=39。Q2=0。039。 PROCESS(CLK) 產(chǎn)生載波F2 BEGIN IF (CLK39。Q1=Q1+1。039。 ELSIF Q1=5 THEN F1=39。139。 載波信號F1的分頻計(jì)數(shù)器SIGNAL Q2:INTEGER RANGE 0 TO 3。 開始調(diào)制信號 X:IN STD_LOGIC。USE 。 二、FSK濾波非相干解調(diào)法輸入的FSK中頻信號分別經(jīng)過中心頻為、的帶通濾波器，然后分別經(jīng)過包絡(luò)檢波，包絡(luò)檢波的輸出在t=kTb時(shí)抽樣（其中k為整數(shù)），并且將這些值進(jìn)行比較。頻率鍵控法在轉(zhuǎn)換開關(guān)發(fā)生轉(zhuǎn)換的瞬間，兩個高頻振蕩的輸出電壓通常不可能相等，于是uFSK（t）信號在基帶信息變換時(shí)電壓會發(fā)生跳變，這種現(xiàn)象也稱為相位不連續(xù)，這是頻率鍵控特有的情況。這種方法產(chǎn)生的調(diào)頻信號是相位連續(xù)的，雖然實(shí)現(xiàn)方法簡單，但頻率穩(wěn)定度不高，同時(shí)頻率轉(zhuǎn)換速度不能做得太快，但是其優(yōu)點(diǎn)是由調(diào)頻器所產(chǎn)生的FSK信號在相鄰碼元之間的相位是連續(xù)的。1FPGA課程設(shè)計(jì)——FSK設(shè)計(jì)的基本原理2 FSK設(shè)計(jì)的基本原理 FSK的調(diào)制頻移鍵控即FSK（Frequency－Shift Keying）數(shù)字信號對載波頻率調(diào)制，主要通過數(shù)字基帶信號控制載波信號的頻率來來傳遞數(shù)字信息。以往的鍵控移頻調(diào)制解調(diào)器采用“定功能集成電路+連線”式設(shè)計(jì)；集成塊多，連線復(fù)雜，容易出錯，且體積較大，本設(shè)計(jì)采用Lattice公司的FPGA芯片，有效地縮小了系統(tǒng)的體積，降低了成本，增加了可靠性，同時(shí)系統(tǒng)采用VHDL語言進(jìn)行設(shè)計(jì)，具有良好的可移植性及產(chǎn)品升級的系統(tǒng)性。數(shù)字調(diào)制與模擬調(diào)制都屬于正弦波調(diào)制，但是，數(shù)字調(diào)制是調(diào)制信號為數(shù)字型的正弦波調(diào)制,因而數(shù)字調(diào)制具有自身的特點(diǎn),一般說來數(shù)字調(diào)制技術(shù)分為兩種類型：一是把數(shù)字基帶信號當(dāng)作模擬信號的特殊情況來處理；二是利用數(shù)字信號的離散取值去鍵控載波，從而實(shí)現(xiàn)數(shù)字調(diào)制。因?yàn)镕SK信號為恒包絡(luò)信號，其信息完全包含在信號的過零點(diǎn)上，所以比起調(diào)幅信號，其對
研究報(bào)告相關(guān)推薦
鄂ICP備17016276號-1