數(shù)字集成電路基本單元與版-wenkub.com
2025-04-27 23:56 本頁面
【正文】 3．負載為大尺寸器件時，如何考慮前級電路的驅動能力？ 4．列出 CMOS存儲器的分類和各自的特點。 ? 閃存存儲器 (1984)的數(shù)據編程及擦除方法 (a)熱電子注入法 (b) FowlerNordheim隧穿法 88 閃存單元的等效耦合電容電路 ? 當給控制柵極和漏極加電壓 (VCG和 VD)時 ， 浮柵的電壓 (VFG)可以用耦合電容表示為： ? QFG為存儲在浮柵中的電荷 ， Ctotal為總電容 ， CFC為浮柵和控制柵之間的電容 ， CFS， CFB和 CFD是浮柵和源極 、 浮柵和本體 、 浮柵和漏極之間的電容 ， VCG和 VD分別為控制柵和漏極的電壓 。圖 是一個同相三態(tài)輸出的電路單元的結構圖。利用鏈式結構可以大大地減小內部負荷。τ。τ。 65 輸出單元 例 p阱硅柵 CMOS反相輸出 I/O PAD 66 輸出單元 例 去鋁后的反相器版圖 67 輸出單元 (續(xù) ) 大尺寸 NMOS管版圖結構和剖面 68 輸出單元 (續(xù) ) ? 反相器鏈驅動結構 ? 假設反相器的輸入電容等于 Cg，則當它驅動一個輸入電容為 f輸入保護分為單二極管、電阻結構和雙二極管、電阻結構。 傳輸門串并聯(lián) V? 1CLVi 1Vi 2Vi 3Vi 4V? 3V? 2V? 4V? 1V? 2V? 3V? 4VO串并聯(lián)是傳輸門網絡的最基本形式 O = ?1?3 ( I1 ) + ?2?4( I2 ) + ?1?2 ( I3 ) + ?3?4 ( I4 ) 對一個復雜的傳輸門網絡，上式可寫為， O = P1( I1 ) + P2( I2 ) + … + P k( Ik ) 式中 Pk是第 k路的各控制變量的邏輯乘積 由傳輸門構成開關 邏輯 51 CCBCCAF ??CBAC開關邏輯與或門 傳輸門符號 異或和異或非門電路 52 ABBABBAF ??B異或 A BBABBAF ??異或非 ( ) ( )F A B A BA B A BA B A BA B A BA B A B??????? ? ???B 線或電路 53 ABECOE EAEBA EBCEEO要實現(xiàn)線或，兩個信號必須只能有一個信號有效，另一個為高阻態(tài) CMOS傳輸門版圖實現(xiàn) 54 三態(tài)門 55 三態(tài)門版圖 56 驅動 電路及其版圖 57 多個管子并聯(lián)使用 增大輸出驅動能力 第九章 數(shù)字集成電路基本單元與版圖 TTL基本電路 CMOS基本門電路及版圖實現(xiàn) 數(shù)字電路標準單元庫設計 焊盤輸入輸出單元 了解 CMOS存儲器 58 數(shù)字電路標準單元庫設計 59 轉 換 拓 撲 圖 為 掩 模 版 版 圖邏 輯 模 擬 、 時 序 模 擬功 能 定 義 與 說 明用 戶 設 計 邏 輯 圖邏 輯 圖 輸 入布 局 、 布 線提 取 布 線 寄 生 參 數(shù)邏 輯 模 擬 、 時 序 模 擬芯 片 制 造生 成 測 試 向 量單 元 邏 輯 符 號 庫單 元 電 路 功 能 庫單 元 版 圖 庫工 藝 、 電 學 參 數(shù)單 元 拓 撲 庫設 計 者 或 高 級綜 合 設 計 系 統(tǒng)標 準 單 元設 計 系 統(tǒng)生 產 廠 家標準單元設計流程圖 庫單元設計 標準單元庫中的單元電路是多樣化的，通常包含上百種單元電路，每種單元的描述內容都包括： （ 1）邏輯功能； （ 2）電路結構與電學參數(shù)； （ 3）版圖與對外連接端口的位置； 對于標準單元設計 EDA系統(tǒng)而言，標準單元庫應包含以下三個方面的內容： （ 1）邏輯單元符號庫與功能單元庫； （ 2）拓撲單元庫； （ 3）版圖單元庫。 0 Vdd?VTn V?1 V?2 Vi1 Vi2 0 0 0 Vdd Vdd Vdd Vdd 0 0 0 0 Vdd Vdd Vdd Vdd 0 － 0 0 0 － 1 0 － 1 1 1 － 0 1 ?1 ?2 I1 I2 00 01 1 1 1 0 00 01 11 10 1 1 2 2 1 212O = I + I + 0O = O + 0?? ? ? ? ? ? ?? ? ?不出現(xiàn)沖突情況下，實現(xiàn)與或邏輯。 傳輸門并聯(lián) (續(xù) ) VO175。 0 Vdd Min(Vi2 ,V?2?VTn) Vdd 0 Min(Vi1 ,V?1?VTn) Vdd Vdd ? ? 當 ?1?2 = 1時，電路是沖突的。 其蛻 化程度為 min( V?1?VTn， V?2?VTn )。 1 O175。 O175。 VO175。 Va是前級的輸出電壓 ， 應當是 Vi與 (V?1?VTn)之間的最小值 。 0 1 VO175。 1 O175。 – 傳輸“ 0‖邏輯， 不是理想的。 → CL放電 → VO下降 → VO= VOmin= ?Vtp? ?=0 ——? VO(t)= max(Vi， ?Vtp?) 2 ) ? = 1 (V? = Vdd)， PMOS不通， VO和 O保持不變， 即 VO(t)=VO175。 ? PMOS傳輸門的工作原理同 NMOS傳輸門完全一樣 . ? 定義：電壓變量為 Vi， Vo， V?； 邏輯變量為 I， O， ?。然而 ， PMOS邏輯電路已經淘汰 。 V? Vi 0 0 Vdd Vdd PMOS傳輸門 1） PMOS管的門限電壓 VTp是負的 ， 只有當 Vgs ? ?? VTp?， 即負得足夠時才會導通 。 0 O175。這表示，傳輸門是一種記憶元件，是一種時序邏輯。 NMOS傳輸門 (續(xù) ) 規(guī)定符號： 變量 控制 輸入 當前輸出 電壓 V? VI VO 邏輯 ? I O 前一時刻 輸出 VO– O – NMOS傳輸門 (續(xù) ) 1) ? = 0 (V? = 0)， NMOS不通， VO和 O保持不變， 即 VO=VO–， O=O – 2) ? = 1 (V? ? 0) NMOS導通與否取決于 Vgs= V? VO– – 若 VO – ? V? Vtn → Vgs ? Vtn
教學課件相關推薦
鄂ICP備17016276號-1