【正文】 可以很快使校正的時間調(diào)整到標準時間的數(shù)值，這時再將選擇開關(guān)打向正常時就可以準確走時了。如圖3所示為時、分、秒校時的校時電路。在校時電路中，其實現(xiàn)方法是采用計數(shù)脈沖和計數(shù)使能來實現(xiàn)校時的。譯 碼 顯 示 電 路——為了將計數(shù)器輸出的8421BCD碼顯示出來，須用顯示譯碼電路將計數(shù)器的輸出數(shù)碼轉(zhuǎn)換為數(shù)碼顯示器件所需要的輸出邏輯和一定的電流，這種譯碼器通常稱為七段譯碼顯示驅(qū)動器電路，本設(shè)計可選器件7447為譯碼驅(qū)動電路。譯碼驅(qū)動電路將計數(shù)器輸出的8421BCD碼轉(zhuǎn)換為數(shù)碼管需要的邏輯狀態(tài)，并且為保證數(shù)碼管正常工作提供足夠的工作電流。數(shù)字鐘頂層電路設(shè)計首先按前面的設(shè)計方案進行低層模塊的設(shè)計與編輯仿真，正確無誤后，即可將設(shè)計的低層模塊轉(zhuǎn)化為與之相對應的元件符號，而后我們就可以用這些元件符號來設(shè)計數(shù)字鐘的頂層原理圖，如圖4所示。本設(shè)計中要仿真的對象為數(shù)字鐘，須設(shè)定一個1Hz的輸入時鐘信號和一個校時脈沖SET,模擬的設(shè)置開關(guān)信號MODE的波形,為了能夠看到合適的仿真結(jié)果,假定網(wǎng)絡時間(Girl Size)，總模擬的時間（END TIME）為3ms。三、軟件仿真 60進制計數(shù)器的仿真結(jié)果如下：60進制計數(shù)器仿真波形圖 24進制計數(shù)器仿真結(jié)果如下：24進制計數(shù)器仿真波形圖數(shù)字鐘的頂層電路仿真結(jié)果如下：數(shù)字鐘的頂層電路波形仿真圖四、討論數(shù)字時鐘基于MAX+ plus II設(shè)計, 經(jīng)過軟件仿真并下載到硬件(電子EDA 10實驗開發(fā)系統(tǒng))實現(xiàn), 結(jié)果表明本設(shè)計是合理可行的,但是感覺很繁瑣，是不是可以考慮一種過程簡單一點的呢？通過查閱大量資料發(fā)現(xiàn)是可以的。其另一種設(shè)計思想及方法是以語言描述為主, 原理圖設(shè)計相結(jié)合。但是使用過多可能會導致編譯失敗。所以在設(shè)計的過程中，如何取舍是一個難題，本人認為對于我這樣基礎(chǔ)不是很扎實的，采用前者是比較合理的。五、參考文獻（1）張輝宜，數(shù)字邏輯 中國科學技術(shù)大學出版社（2）廖裕評，陸瑞強,CPLD數(shù)字電路設(shè)計__使用 MAX+Plus II[M],北京:清華大學出版社六、心得體會我學到了很多東西，掌握了數(shù)字邏輯的各種設(shè)計方法第五篇：《數(shù)字邏輯電路》課程教學大綱《數(shù)字邏輯電路》課程教學大綱第一章 數(shù)制與編碼在數(shù)字電路和計算機中，只用0和1兩種符號來表示欣喜，參與運算的數(shù)也是由0和1構(gòu)成的，即二進制數(shù)?？紤]到人類計數(shù)習慣，在計算機操作時，一般都要把輸入的十進制數(shù)轉(zhuǎn)換為二進制數(shù)后再由計算機處理；而計算機處理的二進制結(jié)構(gòu)也需要轉(zhuǎn)換為便于人類識別的十進制數(shù)然后顯示出來，因此，需要學習不同的數(shù)值及轉(zhuǎn)換方法。通過這一章的學習，學習者要理解數(shù)字電路的特點以及幾種數(shù)制之間的轉(zhuǎn)換方法 進一步學習后續(xù)內(nèi)容打好基礎(chǔ)；本章的主要教學內(nèi)容（教學時數(shù)安排：8學時）： 167。 概述167。 數(shù)制與編碼 167。 編碼第二章 邏輯代數(shù)本章主要介紹邏輯代數(shù)的基本定理和定律，常用公式及三大規(guī)則（代入、反演、對偶）。通過本章的學習熟悉邏輯代數(shù)的各種表示方法（真值表、表達式及邏輯圖等），理解各種邏輯門的圖形符號，理解最小項的基本概念及標準與或式的表示方法。掌握邏輯代數(shù)變換技巧及邏輯代數(shù)化簡方法。本章的主要教學內(nèi)容（教學時數(shù)安排：8學時）： 167。 邏輯代數(shù)的基本概念 167。 邏輯代數(shù)的運算法則 167。 邏輯代數(shù)的表達式 167。 邏輯代數(shù)的公式簡化法第三章 門電路本章介紹典型TTL集成電路的基本工作原理，典型TTL與非門主要外部特性（電壓傳輸特性、輸入特性、輸出特性），OC門和TS門的圖形符號及邏輯功能，及其正確應用的注意事項。要了解典型TTL集成電路的基本工作原理，要求掌握典型TTL與非門主要外部特性（電壓傳輸特性、輸入特性、輸出特性），熟悉一些主要參數(shù)，理解OC門和TS門的圖形符號及邏輯功能，了解其正確應用及注意事項。了解MOS門電路（特別是CMOS門電路）的構(gòu)成，熟悉邏輯特性。本章的主要教學內(nèi)容（教學時數(shù)安排：8學時）： 167。 概述167。 體二極管和三極管的開關(guān)特性 167。 分立元件門 167。 TTL集成門167。 其他類型的雙極型集成電路 167。 MOS集成們第四章 組合邏輯電路本章主要介紹了掌握組合邏輯電路的分析方法，一些常用的組合邏輯電路，如加法器、數(shù)據(jù)選擇器、數(shù)據(jù)分配器等，以及半導體數(shù)碼管的基本結(jié)構(gòu)和引腳符號的含義，組合邏輯電路的競爭冒險現(xiàn)象。通過本章的學習，要掌握組合邏輯電路的分析方法，以識別給定電路的邏輯功能，能設(shè)計一些簡單的，常用的組合邏輯電路，掌握編碼器、譯碼器的基本概念及應用方法，了解半導體數(shù)碼管的基本結(jié)構(gòu)和引腳符號的含義，了解加法器、數(shù)據(jù)選擇器、數(shù)據(jù)分配器的基本原理和應用，了解組合邏輯電路的競爭冒險現(xiàn)象。本章的主要教學內(nèi)容（教學時數(shù)安排：8學時）： 167。 概述167。 若干常用的組合邏輯電路167。 基于Verilog HDL的組合邏輯電路設(shè)計 167。 組合邏輯電路的競爭——冒險現(xiàn)象第五章 觸發(fā)器本章主要介紹了基本RS觸發(fā)器的組成、工作原理、邏輯功能及邏輯功能的描述方法，還有同步觸發(fā)器的電路結(jié)構(gòu)，邏輯功能，主要介紹了邊沿JK觸發(fā)器、T觸發(fā)器、維持阻塞D觸發(fā)器集成JK、D觸發(fā)器。通過本章的學習，要理解掌握基本RS觸發(fā)器的組成、工作原理、邏輯功能及邏輯功能的描述方法，了解同步觸發(fā)器的電路結(jié)構(gòu)，熟記其邏輯符號、邏輯功能，并會熟練運用，掌握主從JK觸發(fā)器、T觸發(fā)器、維持阻塞D觸發(fā)器的邏輯符號，邏輯功能；掌握集成JK、D觸發(fā)器的使用常識。本章的主要教學內(nèi)容（教學時數(shù)安排：8學時）： 167。167。 基本RS觸發(fā)器 167。 鐘控觸發(fā)器 167。 集成觸發(fā)器167。 觸發(fā)器之間的轉(zhuǎn)換167。 基于Verilog HDL的觸發(fā)器設(shè)計第六章 時序邏輯電路本章主要介紹了時序邏輯電路的概念及與組合邏輯電路的區(qū)別，寄存器的電路組成、常見類型及邏輯功能，以及時序邏輯電路的分析方法和設(shè)計方法，重點介紹了常見的二進制、十進制計數(shù)器工作原理及功能，集成寄存器、計數(shù)器的工作原理與設(shè)計方法。本章是本課程的重要部分。通過本章的學習，掌握時序邏輯電路的概念及與組合邏輯電路的區(qū)別，掌握寄存器的電路組成、常見類型及邏輯功能，熟練掌握時序邏輯電路的分析方法和設(shè)計方法，掌握常見的二進制、十進制計數(shù)器工作原理及功能，了解集成寄存器、計數(shù)器的使用常識。本章的主要教學內(nèi)容（教學時數(shù)安排：8學時）： 167。 概述167。 數(shù)碼寄存器和移位寄存器 167。 計數(shù)器 167。 基于Verilog HDL的時序邏輯電路的設(shè)計第七章 脈沖單元電路本章主要介紹脈沖波形的主要參數(shù)，555定時器、單穩(wěn)態(tài)觸發(fā)器、施密特觸發(fā)器、多諧振蕩器的電路組成、工作原理以及各種觸發(fā)器的應用。通過本章的學習后，要掌握脈沖產(chǎn)生和變換電路的調(diào)試方法熟悉脈沖波形的主要參數(shù)，掌握單穩(wěn)態(tài)觸發(fā)器、施密特觸發(fā)器、多諧振蕩器的電路組成和工作特點，掌握555定時器的功能。本章的主要教學內(nèi)容（教學時數(shù)安排：6學時）： 167。 概述167。 施密特觸發(fā)器 167。 單穩(wěn)態(tài)觸發(fā)器 167。 多諧振蕩器第八章 數(shù)模和模數(shù)轉(zhuǎn)換本章主要介紹了 A/D與D/A轉(zhuǎn)換電路的概念及A/D與D/A轉(zhuǎn)換的區(qū)別，A/D與D/A轉(zhuǎn)換電路組成、常用參數(shù)、分辨率和誤差。通過本章的學習后，要掌握A/D與D/A轉(zhuǎn)換電路的概念及A/D與D/A轉(zhuǎn)換的區(qū)別，掌握A/D與D/A轉(zhuǎn)換電路組成、常用參數(shù)、分辨率和誤差，熟練掌握轉(zhuǎn)換的使用環(huán)境和特定型號。本章的主要教學內(nèi)容（教學時數(shù)安排：6學時）： 167。 概述 167。 數(shù)模轉(zhuǎn)換 167。 模數(shù)轉(zhuǎn)換第九章 程序邏輯電路半導體存儲器是程序邏輯電路中的主要組成部分。本章主要介紹了程序邏輯電路的結(jié)構(gòu)和特點，然后系統(tǒng)的介紹了半導體存儲器的工作原理和使用方法。通過本章的學習后，要了解程序邏輯電路的結(jié)構(gòu)和特點，并掌握半導體存儲器的工作原理和使用方法本章的主要教學內(nèi)容（教學時數(shù)安排：4學時）： 167。 概述167。 隨機存儲器 167。 只讀存儲器167。 程序邏輯電路的應用制定者：執(zhí)筆 校對者: 審定者：批準者：