【導(dǎo)讀】第一章I²C總線規(guī)范-------------------------------------------------------------------------5. 第一節(jié)I²C總線的基本概念------------------------------------------------------------5. 第二章I²CSlaveController設(shè)計(jì)方案----------------------------------------------------18. 第五節(jié)傳輸時(shí)序圖-----------------------------------------------------------------------21. 因而解決了很多在設(shè)計(jì)數(shù)字控制電路時(shí)遇到的接。Wishbone總線最先是由Silicon公司提出，它通過(guò)在IP核之。間建立一個(gè)通用接口完成互連?？梢杂糜谠谲浐?、固核以及硬核之間進(jìn)。本文介紹了I²C和wishbone. 帶外設(shè)的I2C總線相連接，以達(dá)到總線互聯(lián)。再?gòu)腎2C總線入手，通過(guò)Verilog. 能和工作狀態(tài)，仿真了執(zhí)行過(guò)程和波形輸出的情況。

　　

【正文】 MCU_write(839。hAD,839。h01)。 //I2C data Register (10 * tcycle) MCU_write(839。hAE,839。h04)。 //I2C Command Register (800 * tcycle) MCU_write(839。hAD,839。haa)。 //I2C Data Register (10 * tcycle) MCU_write(839。hAE,839。h04)。 //I2C Command Register // write 33h to the register 02 (800 * tcycle) MCU_write(839。hAD,839。h02)。 //I2C Data Register (10 * tcycle) 36 MCU_write(839。hAE,839。h04)。 //I2C Command Register (800 * tcycle) MCU_write(839。hAD,839。h33)。 //I2C Data Register (10 * tcycle) MCU_write(839。hAE,839。h04)。 //I2C Command Register //stop (1000 * tcycle) MCU_write(839。hAE,839。h02)。 //I2C Command Register end 2）主機(jī)向從機(jī)讀數(shù)據(jù) initial begin i2c_cs=139。b1。 //i2c chip select (100 * tcycle) MCU_write(839。hAA,839。h10)。 //I2C master prescale 0 (100 * tcycle) MCU_write(839。hAB,839。h00)。 //I2C master prescale 1 (100 * tcycle) MCU_write(839。hAC,839。h03)。 //I2C Control Register // read from the register 03 (1000 * tcycle) MCU_write(839。hAD,839。h80)。 //I2C Data Register (100 * tcycle) MCU_write(839。hAE,839。h05)。 //I2C Command Register (1910 * tcycle) (800 * tcycle) MCU_write(839。hAD,839。h03)。 //I2C Data Register (10 * tcycle) 37 MCU_write(839。hAE,839。h04)。 //I2C Command Register (1000 * tcycle) MCU_write(839。hAD,839。h81)。 //I2C data Register (100 * tcycle) MCU_write(839。hAE,839。h05)。 //I2C Command Register (1910 * tcycle) (10 * tcycle) MCU_write(839。hAE,839。h08)。 //I2C Command Register (800 * tcycle) MCU_read(839。hAD,rd_data)。 //I2C Data Register // read from the register 04 (1000 * tcycle) MCU_write(839。hAD,839。h80)。 //I2C Data Register (100 * tcycle) MCU_write(839。hAE,839。h05)。 //I2C Command Register (1910 * tcycle) (800 * tcycle) MCU_write(839。hAD,839。h04)。 //I2C Data Register (10 * tcycle) MCU_write(839。hAE,839。h04)。 //I2C Command Register (1000 * tcycle) MCU_write(839。hAD,839。h81)。 //I2C Data Register (100 * tcycle) MCU_write(839。hAE,839。h05)。 //I2C Command Register (1910 * tcycle) (10 * tcycle) MCU_write(839。hAE,839。h08)。 //I2C Command Register (800 * tcycle) MCU_read(839。hAD,rd_data)。 //I2C Data Register // read from the register 05 (1000 * tcycle) MCU_write(839。hAD,839。h80)。 //I2C data Register (100 * tcycle) 38 MCU_write(839。hAE,839。h05)。 //I2C Command Register (1910 * tcycle) (800 * tcycle) MCU_write(839。hAD,839。h05)。 //I2C Data Register (10 * tcycle) MCU_write(839。hAE,839。h04)。 //I2C Command Register (1000 * tcycle) MCU_write(839。hAD,839。h81)。 //I2C Data Register (100 * tcycle) MCU_write(839。hAE,839。h05)。 //I2C Command Register (1910 * tcycle) (10 * tcycle) MCU_write(839。hAE,839。h18)。 //I2C Command Register (800 * tcycle) MCU_read(839。hAD,rd_data)。 //I2C Data Register //stop (1000 * tcycle) MCU_write(839。hAE,839。h02)。 //I2C Command Register end 39 第四章 I178。C Slave Controller 仿真 第一節(jié) ModelSim SE 介紹 ModelSim 是業(yè)界最優(yōu)秀的 HDL語(yǔ)言仿真器，具有快速的仿真性能和最先進(jìn)的調(diào)試能力，支持眾多的 ASIC 和 FPGA 廠家?guī)欤亲?FPGA、 ASIC 設(shè)計(jì)的 RTL 級(jí)和門(mén)級(jí)電路仿真的首選。全面支持 VHDL 和 Verilog 語(yǔ)言的IEEE 標(biāo)準(zhǔn)，以及 IEEE VITAL － 95 標(biāo)準(zhǔn)，支持 C 語(yǔ)言功能調(diào)用 ,支持 C模型、基于 SWIFT 的 SmartModel 邏輯模型和硬件模型的仿真。它具有豐富而又易用的圖形用戶界面，提供最友好的調(diào)試環(huán)境，為加快調(diào)試提供強(qiáng)有力的手段。 主要特點(diǎn)： 單內(nèi)核三語(yǔ)言 VHDL、 Verilog 和 Systemc 混合仿真器，可以進(jìn)行 VHDL，Verilog 以及 VHDL 和 Verilog 混合仿真； 高性能的 RTL 和門(mén)級(jí)優(yōu)化，本地編譯結(jié)構(gòu)，編譯仿真速 度快； 編譯的代碼與機(jī)器和版本無(wú)關(guān)，便于數(shù)據(jù)移植和庫(kù)維護(hù)； 支持加密 IP，便于保護(hù) IP 核； 集成 C 調(diào)試器，可以在統(tǒng)一的界面中同時(shí)仿真 C 和 VHDL\Verilog； 完全支持 Verilog20xx，初步支持 System Verilog， beta 版支持 PSL；ModelSim 是唯一支持所有標(biāo)準(zhǔn)的仿真器，同時(shí)也是定義和執(zhí)行這些標(biāo)準(zhǔn)的積極的參與者； 40 先進(jìn)的 Signal Spy功能，可以方便地訪問(wèn) VHDL 或者 VHDL 和 Verilog 混合設(shè)計(jì)中的下層模塊的信號(hào)，便于設(shè)計(jì)調(diào)試； 先進(jìn)的 Dataflow 窗口，可以迅速追蹤到導(dǎo)致不定狀態(tài)的原因，并顯示整條路徑；集成的 Performance analyzer 幫助分析性能瓶頸，加速仿真； 同一波形窗口可以顯示多組波形，并且能進(jìn)行多種模式的波形比較（ Wave Compare）； 先進(jìn)的代碼覆蓋率模塊 Code coverage，能報(bào)告出每個(gè)分支的執(zhí)行情況，進(jìn)一步提高了測(cè)試的完整性； 1支持 Tcl/Tk 文件； 1提 供源代碼模版和助手； 1支持項(xiàng)目管理； 第二節(jié) 使用 ModelSim SE 進(jìn)行仿真與驗(yàn)證 一、主機(jī)向從機(jī)寫(xiě)數(shù)據(jù) 1． 主機(jī)發(fā)出起始信號(hào)：在 SCL 線為高電平時(shí) SDA 負(fù)跳變。主機(jī)傳送從機(jī)地址 7’h40，并將讀 /寫(xiě)位置‘ 0’，從控制器將 SDA 線拉低，發(fā)出響應(yīng)。 41 2． 主機(jī)向 Slave 寄存器“ 00” 寫(xiě)入“ 88h”：主機(jī)發(fā)出寄存器地址 8’h00，從控制器輸出 i2c_addr 置為 8’h00,之后 SDA 線拉低，發(fā)出響應(yīng)位，之后主機(jī)向從控制器發(fā)送數(shù)據(jù) 8’h88，從控制器發(fā)出響應(yīng)位并將數(shù)據(jù)輸出到 Slave 的 寄存器“ 00”中。 42 3． 主機(jī)向 Slave 寄存器“ 01” 寫(xiě)入“ aah”：主機(jī)發(fā)出寄存器地址 8’h01，從控制器輸出 i2c_addr 置為 8’h01,之后 SDA 線拉低，發(fā)出響應(yīng)位，之后主機(jī)向從控制器發(fā)送數(shù)據(jù) 8’haa，從控制器發(fā)出響應(yīng)位并將數(shù)據(jù)輸出到 Slave 的寄存器“ 01”中。 4． 主機(jī)向 Slave 寄存器“ 02” 寫(xiě)入“ 33h”：主機(jī)發(fā)出寄存器地址 8’h02，從控制器輸出 i2c_addr 置為 8’h02,之后 SDA 線拉低，發(fā)出響應(yīng)位，之后主機(jī)向從控制器發(fā)送數(shù)據(jù) 8’h33，從控制器發(fā)出響應(yīng)位并將數(shù)據(jù)輸出到 Slave 的寄存器“ 02”中。 43 5． i2c_wr 位： if ( (cur_state == SLAVE_ADDR) amp。amp。 (acc_done amp。amp。 neg_jp_sclk)amp。amp。!rw ； i2c_wr=1’ b1 二、主機(jī)向從機(jī)讀數(shù)據(jù) 1．從寄存器 03 讀數(shù)據(jù) 44 主機(jī)發(fā)出起始信號(hào)：在 SCL 線為高電平時(shí) SDA 負(fù)跳變。主機(jī)傳送從機(jī)地址7’h40，并將讀 /寫(xiě)位置‘ 0’，從控制器將 SDA 線拉低，發(fā)出響應(yīng)。 主機(jī)發(fā)送寄存器地址 8’h03, 從控制器輸出 i2c_addr 置為 8’h03，之后發(fā) 出響應(yīng)位，并從 Slave 的寄存器“ 03”輸入數(shù)據(jù)，主機(jī)發(fā)送重復(fù)起始信號(hào) , 傳送從機(jī)地址 7’h40，并置讀 /寫(xiě)位為‘ 1’（讀） , 從控制器發(fā)出響應(yīng)位。 45 從控制器向主機(jī)發(fā)送數(shù)據(jù)，主機(jī)向從控制器發(fā)出響應(yīng)位，將 SDA 線拉低。 2．從寄存器 04 讀數(shù)據(jù) 主機(jī)發(fā)出起始信號(hào)：在 SCL 線為高電平時(shí) SDA 負(fù)跳變。主機(jī)傳送從機(jī)地址 46 7’h40，并將讀 /寫(xiě)位置‘ 0’，從控制器將 SDA 線拉低，發(fā)出響應(yīng)。 主機(jī)發(fā)送寄存器地址 8’h04, 從控制器輸出 i2c_addr 置為 8’h04，之后發(fā)出響應(yīng)位，并從 Slave 的寄存器“ 04”輸入數(shù)據(jù)，主機(jī)發(fā)送重復(fù)起始信號(hào) , 傳送從機(jī)地址 7’h40，并置讀 /寫(xiě)位為‘ 1’（讀） , 從控制器出響應(yīng)位。 47 從控制器向主機(jī)發(fā)送數(shù)據(jù)，主機(jī)向從控制器發(fā)出響應(yīng)位，將 SDA 線拉低。 3．從寄存器 05 讀數(shù)據(jù) 主機(jī)發(fā)出起始信號(hào)：在 SCL 線為高電平時(shí) SDA 負(fù)跳變。主機(jī)傳送從機(jī)地址7’h40，并將讀 /寫(xiě)位置‘ 0’，從控制器將 SDA 線拉低，發(fā)出響應(yīng)。 主機(jī)發(fā)送寄存器地址 8’h05, 從控制器輸出 i2c_addr 置為 8’h05，之后發(fā)出響 48 應(yīng)位，并從 Slave 的寄存器“ 05”輸入數(shù)據(jù)，主機(jī)發(fā)送重復(fù)起始信號(hào) , 傳送從機(jī)地址 7’h40，并置讀 /寫(xiě)位為‘ 1’（讀） , 從控制器發(fā)出響應(yīng)位。 主機(jī)不向從控制器發(fā)送響應(yīng)位，表示不再讀取數(shù)據(jù)，并發(fā)出停止信號(hào)。 49 4．