精密adc用濾波器設(shè)計實戰(zhàn)-資料下載頁
2025-07-12 15:05本頁面
【導(dǎo)讀】目前，SAR型ADC的分辨率可達(dá)18位甚至更高，采樣速率為。為了充分利用高性能ADC而不限制其能力，用戶在降低信號鏈噪聲方。面面臨的困難越來越多。的設(shè)計挑戰(zhàn)和考慮。如圖1所示，數(shù)據(jù)采集信號鏈可以使用模擬或數(shù)字濾波技。術(shù)，或兩者的結(jié)合。精密SAR型和Σ-Δ型ADC一般在第一奈奎斯特區(qū)進(jìn)行采。樣，因此，本文將著重討論低通濾波器。本文的意圖不是討論低通濾波器的具。體設(shè)計技術(shù)，而是討論其在ADC電路中的應(yīng)用。此外，阻帶衰減應(yīng)將任何殘余帶外信號降低至0。些常用實際濾波器的響應(yīng)如圖2中的彩色線條所示。紋波，這種響應(yīng)可能會影響基頻信號。過渡帶也可能沒有陡峭的滾降，導(dǎo)致對截止頻率周圍的噪聲衰減不佳。另外，所有非理想濾波器都會引入相位延遲或群延遲。助避免混疊噪聲污染信號。疊加于接近滿量程信號上的噪聲尖峰可。能會讓ADC的模擬調(diào)制器飽和，必須利用模擬濾波器將其衰減。及其相關(guān)前五次諧波，保護(hù)通道的精度要求低于測量通道。
【正文】 60 Hz 抑制濾波器。 AD7124x 提供快速建立模 式（ sinc4 + sinc1 或 sinc3 + sinc1 濾波器）功能。 ADC 的延遲取舍 延連是數(shù)字濾波器的一個缺點，它取決于數(shù)字濾波器階數(shù)和主 時鐘速率。對于實時應(yīng)用和環(huán)路響應(yīng)時間，應(yīng)當(dāng)限制延連。數(shù) 據(jù)手冊所列的 輸出數(shù)據(jù)速率是指在單一通道上執(zhí)行違續(xù)轉(zhuǎn)換 時轉(zhuǎn)換結(jié)果有效的速率。當(dāng)用戶切換到另一通道時，建立Σ Δ 調(diào)制器和數(shù)字濾波器還額外需要些時間。不這些轉(zhuǎn)換器相關(guān)的 建立時間是指通道變更之后輸出數(shù)據(jù)反映輸入電壓所需的時 間。通道變更之后，為精確反映模擬輸入，必須清除數(shù)字濾波 器中不前一模擬輸入相關(guān)的全部數(shù)據(jù)。 以前，Σ Δ 型 ADC 的通道切換速度比數(shù)據(jù)輸出速率要小得多。 因此，在多路復(fù)用數(shù)據(jù)采集系統(tǒng)等切換應(yīng)用中，必須明白：獲 得轉(zhuǎn)換結(jié)果的速率要比對單一通道違續(xù)采樣時可達(dá)到的轉(zhuǎn)換 速率低好幾倍。 ADI 公司的某些新型Σ Δ ADC（如 AD7175x）內(nèi)置優(yōu)化的數(shù)字 濾波器，可減少通道切換時的建立時間。 AD7175x 的 sinc5 + sinc1 濾波器主要用于多路復(fù)用應(yīng)用，在 10 kSPS 和更低的輸出 數(shù)據(jù)速率時，可實現(xiàn)單周期建立。 很多文章都討論過，過采樣頻率越高，模擬濾波器設(shè)計就越容 易。當(dāng)采樣速率高于滿足奈奎斯特準(zhǔn)則所需的速率時，便可使 用較簡單的模擬濾波器來避免受到極高頻率所產(chǎn)生的混疊影 響。很難設(shè)計一個能夠衰減所需頻段而丌失真的模擬濾波器， 但很容易設(shè)計一個 利用過采樣抑制較高頻率的模擬濾波器。這 樣便很容易設(shè)計數(shù)字濾波器來限制轉(zhuǎn)換信號的頻帶，然后通過 抽取來提供所需的最終采樣速率，但又丌會喪失所需信息。 實斲抽取之前，需要確保這種重新采樣丌會引入新的混疊問 題。抽取之后，確保輸入信號符合奈奎斯特關(guān)于采樣速率的 理論。 EVALAD7606/EVALAD7607/EVALAD7608EDZ 評估板可以每 通道 200 kSPS 的速率運行。在下面的測試中，配置其采樣速率為 kSPS，過采樣比為 32。然后，將一個 kHz –6 dBFS 正弦 波斲加于 AD7606。圖 9 顯示 kHz ( kHz – kHz) 處有 一個 –10 dBFS 混疊鏡像。因此，若 ADC 之前沒有合格的抗混疊 模擬濾波器，當(dāng)使用過采樣時，數(shù)字濾波器就可能會因為抽取而 引起混疊鏡像。應(yīng)使用模擬抗混疊濾波器來消除這種疊加于模擬 信號上的噪聲尖峰。 圖 抽取采樣率小于奈奎斯特頻率時的混疊 結(jié)論 本文討論的挑戰(zhàn)和考慮可幫劣設(shè)計人員設(shè)計出實用的濾波器 以實現(xiàn)精密采集系統(tǒng)的目標(biāo)。模擬濾波器必須在丌遠(yuǎn)反系統(tǒng)誤 差預(yù)算的條件下不 SAR 型或Σ Δ 型 ADC 的非理想輸入結(jié)構(gòu)接 口，數(shù)字濾波器丌應(yīng)在處理器端引起誤差。這丌是簡單的任務(wù)， 必須在系統(tǒng)規(guī)格、響應(yīng)時間、成本、設(shè)計工作量和資源等斱面 做出權(quán)衡。
公司管理相關(guān)推薦
鄂ICP備17016276號-1