【正文】 然后，將一個 kHz –6 dBFS 正弦 波斲加于 AD7606。數(shù) 據(jù)手冊所列的 輸出數(shù)據(jù)速率是指在單一通道上執(zhí)行違續(xù)轉換 時轉換結果有效的速率。 圖 還有很多其他因素會將噪聲引入 ADC 轉換代碼中。 RC 電路的 熱噪聲有一個簡單的表達式，電阻 R 是滿足濾波要求所需要 的，同時 R 越高，相應的熱噪聲也越大。 3. 同步采樣的相位延遲和匹配誤差 濾波器設計丌僅僅關系到頻率設計，用戶可能還需要考慮模擬 濾波器的時域特性和相位響應。 或者可以選擇具有極高輸入阻抗的 ADC，例如 ADAS3022 其 輸入阻抗為500 MΩ。 表 模擬濾波器 數(shù)字濾波器 設計復雜度 高（對于高性能濾波器） 低 成本 高（取決于所選模擬元件） 低（可用 CPU 時間） 延連 低 高 加性噪聲 增加帶內(nèi)元件熱噪聲 量化可能會引入數(shù)字噪聲 ADC 輸入保護 是 否 可編程 否 是 漂移誤差 是 否 陳化 是 否 多通道匹配誤差 是 否 模擬濾波器考慮 抗混疊濾波器放在 ADC 之前，因此這些濾波器必須為模擬濾 波器。 圖 理想濾波器和實際濾波器 理想低通濾波器應當具有很陡的過渡帶，其通帶應具有出色的 增益平坦度，如圖 2 中的磚墻虛線所示。此外，阻帶衰減應將 任何殘余帶外信號降低至 0。理想抗混疊濾波器具有如下特性：通帶內(nèi)具有單位增益， 無增益變化，混疊衰減水平不所用數(shù)據(jù)轉換系統(tǒng)的理論勱態(tài)范 圍一致。 圖 16 位 1 MSPS ADC AD7980 的 RC 濾波 1. 多路復用采樣信號鏈的濾波器建立時間 在通道間切換時，多路復用輸入信號通常含有較大的階躍。在某些實時應用中，相位延連 可能非常重要。 RC 電路的噪聲帶寬 為 1/(4RC)。例如：信 號源和信號鏈器件的噪聲，芯片熱噪聲，散粒噪聲，電源噪聲， 基準電壓噪聲，數(shù)字饋通噪聲，以及采樣時鐘抖勱引起的相位 噪聲。當用戶切換到另一通道時，建立Σ Δ 調(diào)制器和數(shù)字濾波器還額外需要些時間。圖 9 顯示 kHz ( kHz – kHz) 處有 一個 –10 dBFS 混疊鏡像。在下面的測試中，配置其采樣速率為 kSPS，過采樣比為 32。對于實時應用和環(huán)路響應時間，應當限制延連。注意：此公式僅適用于只存在量化噪聲的 理想 ADC。 除放大器噪聲外，電阻和電容也會有電子噪聲，后者是由處于 均衡態(tài)的電導體內(nèi)部的電荷載子的熱擾勱產(chǎn)生的。保護通道可以使用一個一階 RC 濾 波器，而測量通道使用二階 RC 濾波器，以便提供更好的帶內(nèi) 平坦度和更急劇的滾落過渡?？梢詫⒕哂休^大電阻或電容的超 窄低通濾波器放在一般具有較大輸入阻抗的輸入放大器之前。 表 1 簡要列出了模擬濾波器與數(shù)字濾波器的優(yōu)點和缺點。本文的意圖不是討論低通濾波器的 具體設計技術，而是討論其在 ADC 電路中的應