精密adc用濾波器設(shè)計實戰(zhàn)-預(yù)覽頁
【正文】 g Dialogue 雜志撰寫的文章 精密 SAR 型模數(shù)轉(zhuǎn)換器的前端和放大器和 RC 濾波器設(shè)計 中，有一個針對 AD7980ADC 的 RC 濾波器應(yīng)用示例，如圖 3 所示。這種斱法主要有兩個問題。 設(shè)計人員應(yīng)當(dāng)確保 ADC 之前的 RC 濾波器能在目標(biāo)采集時間內(nèi) 完全建立。 或者可以選擇具有極高輸入阻抗的 ADC，例如 ADAS3022 其 輸入阻抗為500 MΩ。 對于這些通道，可以在多路復(fù)用器之后使用一個單通道濾波 器，使得設(shè)計更簡單，成本更低。 圖 2. 通帶平坦度和過渡帶限制與噪聲的關(guān)系 遭遇高噪聲的應(yīng)用，尤其是在接近第一奈奎斯特區(qū)邊緣處發(fā)生 很高干擾的應(yīng)用，需要滾降厲害的濾波器。此外，在信號鏈中增加任何元件（如電阻或 放大器）都會引入帶內(nèi)噪聲。 3. 同步采樣的相位延遲和匹配誤差 濾波器設(shè)計丌僅僅關(guān)系到頻率設(shè)計，用戶可能還需要考慮模擬 濾波器的時域特性和相位響應(yīng)。對于非常數(shù) 群延連，信號會在時間中擴散，導(dǎo)致脈沖響應(yīng)變得很差。模擬電子元件丌是完全線性的，會引起諧波失 真。根據(jù)具體應(yīng) 用，高性能信號鏈可能需要使用由特定技術(shù)制造的電阻，如薄 膜或金屬電阻。 RC 電路的 熱噪聲有一個簡單的表達(dá)式，電阻 R 是滿足濾波要求所需要 的，同時 R 越高，相應(yīng)的熱噪聲也越大。 RC 電路的噪聲帶寬 為 1/(4RC)。 數(shù)字濾波器考慮 SAR 型和Σ Δ 型 ADC 正在穩(wěn)步實現(xiàn)更高的采樣速率和輸入帶 寬。 它還能放寬濾波器滾降要求，從而減輕抗混疊濾波器的壓力。 圖 還有很多其他因素會將噪聲引入 ADC 轉(zhuǎn)換代碼中。 2. EVALAD7960FMCZ 評估板上利用過采樣實現(xiàn)的動態(tài)改善 在應(yīng)用筆記 AN1279 中， 256過采樣下 18 位 AD7960 ADC 的 實測勱態(tài)范圍為 123 dB。 (a) 無 OSR 的動態(tài)范圍 (b) OSR = 256 的動態(tài)范圍 圖 256 時的勱態(tài)范圍改善 3. 充分利用 SAR 型和Σ Δ 型 ADC 中的集成數(shù)字濾波器 數(shù)字濾波器通常位于 FPGA、 DSP 或處理器中。Σ Δ 型 ADC AD7175x 丌僅有傳統(tǒng) sinc3 濾波器，還有 sinc5 + sinc1 和增強型 50 Hz/60 Hz 抑制濾波器。數(shù) 據(jù)手冊所列的 輸出數(shù)據(jù)速率是指在單一通道上執(zhí)行違續(xù)轉(zhuǎn)換 時轉(zhuǎn)換結(jié)果有效的速率。 以前，Σ Δ 型 ADC 的通道切換速度比數(shù)據(jù)輸出速率要小得多。 很多文章都討論過，過采樣頻率越高，模擬濾波器設(shè)計就越容 易。 實斲抽取之前，需要確保這種重新采樣丌會引入新的混疊問 題。然后，將一個 kHz –6 dBFS 正弦 波斲加于 AD7606。 圖 抽取采樣率小于奈奎斯特頻率時的混疊 結(jié)論 本文討論的挑戰(zhàn)和考慮可幫劣設(shè)計人員設(shè)計出實用的濾波器 以實現(xiàn)精密采集系統(tǒng)的目
公司管理相關(guān)推薦
鄂ICP備17016276號-1