【導(dǎo)讀】頻率計(jì)是實(shí)驗(yàn)室和科研生產(chǎn)中最常用的測(cè)量?jī)x器之一本文介紹了一種基于。FPGA芯片設(shè)計(jì)的等精度頻率計(jì)對(duì)傳統(tǒng)的等精度測(cè)量方法進(jìn)行了改進(jìn)采用SOPC設(shè)。計(jì)技術(shù)和基于NIOSII嵌入式軟核處理器的系統(tǒng)設(shè)計(jì)方案通過(guò)在FPGA芯片上配。置NIOSII軟核處理器進(jìn)行數(shù)據(jù)運(yùn)算處理利用液晶顯示器對(duì)測(cè)量的頻率進(jìn)行實(shí)時(shí)。顯示可讀性好整個(gè)系統(tǒng)在一片F(xiàn)PGA芯片上實(shí)現(xiàn)系統(tǒng)測(cè)量精度高實(shí)時(shí)性好具有靈?；畹默F(xiàn)場(chǎng)可更改性。本頻率測(cè)量?jī)x是以Altera公司生產(chǎn)的CycloneII系列EP2C35F672C6器件為。核心實(shí)現(xiàn)高精度計(jì)數(shù)功能整個(gè)電路采用模塊化設(shè)計(jì)調(diào)試制作方便經(jīng)過(guò)仿真并下。載驗(yàn)證能夠?qū)崿F(xiàn)等精度測(cè)頻功能頻率測(cè)量范圍為1HZ--200MHZ. 21EDA的具體開(kāi)發(fā)流程3. 3課題方案選擇8. 42標(biāo)準(zhǔn)信號(hào)產(chǎn)生模塊設(shè)計(jì)14. 5系統(tǒng)綜合及其測(cè)試24. 譜分析儀信號(hào)發(fā)生器數(shù)字頻率計(jì)等數(shù)字頻率計(jì)是一種及其常用的工具用于檢測(cè)。重要的設(shè)計(jì)手段已經(jīng)廣泛應(yīng)用于模擬與數(shù)字電路系統(tǒng)等許多領(lǐng)域EDA是一種實(shí)?，F(xiàn)電系統(tǒng)或電子產(chǎn)品自動(dòng)化設(shè)計(jì)的技術(shù)它與電子技術(shù)微電子技術(shù)的發(fā)展密切相

　　

【正文】 1000000 100000 e na100000000b10000000c1000000d100000 10000 f na100000000b10000000c1000000d100000e10000 1000 g na100000000b10000000c1000000d100000e10000f1000 100 h na100000000b10000000c1000000d100000e10000f1000g100 10 k n10 num[0] num[1] a0x30 num[2] b0x30 num[3] c0x30 num[4] num[5] d0x30 num[6] e0x30 num[7] f0x30 num[8] g0x30 num[9] h0x30 num[10] k0x30 num[11] M num[12] H num[13] Z num[14] num[15] IOWR LCD_ON_BASE01 IOWR LCD_BLON_BASE01 LCD_Line1 LCD_Show_Text text LCD_Line2 LCD_Show_Text num usleep 10000 在上面程序中包含的頭文件 LCDH 是用戶自定義的其程序如下 ifndef _LCD_H_ define _LCD_H_ define lcd_write_cmd basedata IOWR base0data define lcd_read_cmd base IOWR base1 define lcd_write_data basedata IOWR base2data define lcd_read_data base IOWR base3 endif 在 NIOS II IDE 開(kāi)發(fā)平臺(tái)中將 frequ 去并建立工程進(jìn)行調(diào)試界面如下圖 58 圖 58 NIOS II CC 開(kāi)發(fā)環(huán)境 在 NIOS II CC 開(kāi)發(fā)環(huán)境中調(diào)試完畢后即保證程序沒(méi)有語(yǔ)法錯(cuò)誤則可轉(zhuǎn)換到Debug環(huán)境中來(lái)驗(yàn)證程序的功能是否正確 Debug開(kāi)發(fā)環(huán)境如下圖 59在這里可以連續(xù)運(yùn)行程序也可單步運(yùn)行還可以看到各個(gè)變量的實(shí)時(shí)值這樣便于找出程序中的錯(cuò)誤 圖 59 Debug 環(huán)境 55 系統(tǒng)的擴(kuò)展 通過(guò)上面步驟設(shè)計(jì)的系統(tǒng)就可達(dá)到設(shè)計(jì) 要求但是在沒(méi)有信號(hào)發(fā)生器的時(shí)候難以驗(yàn)證系統(tǒng)的正確性故可以再 FPGA 設(shè)計(jì)一個(gè)信號(hào)源用于產(chǎn)生不同頻率的信號(hào)讓等精度頻率計(jì)測(cè)量這里只需設(shè)計(jì)一個(gè)分頻器和一個(gè)選擇器就可以了 分頻器設(shè)計(jì) 在本設(shè)計(jì)中因?yàn)闇y(cè)量要求是 1HZ200MHZ 故先將標(biāo)準(zhǔn)信號(hào)通過(guò)鎖相環(huán)倍頻成200MHZ 的信號(hào)然后由 4 個(gè) switch 開(kāi)關(guān)控制得到 16 種不同頻率的信號(hào)此分頻器的 VHDL 程序如下 LIBRARY IEEE USE IEEESTD_LOGIC_1164ALL USE IEEESTD_LOGIC_ARITHALL USE IEEESTD_LOGIC_UNSIGNEDALL ENTITY XZ IS PORT CLK IN STD_LOGIC A IN STD_LOGIC_VECTOR 3 DOWNTO 0 OUTCLK OUT STD_LOGIC END XZ ARCHITECTURE RT OF XZ IS SIGNAL COUNTINTEGER 0 SIGNAL NINTEGER BEGIN PROCESS CLKA BEGIN CASE A IS WHEN0000 N 4 WHEN0001 N 8 WHEN0010 N 16 WHEN0011 N 32 WHEN0100 N 64 WHEN0101 N 128 WHEN0110 N 256 WHEN0111 N 512 WHEN1000 N 1024 WHEN1001 N 2048 WHEN1010 N 4096 WHEN1011 N 8192 WHEN1100 N 16384 WHEN1101 N 32768 WHEN1110 N 262144 WHEN1111 N 202100000 END CASE IF CLKEVENT AND CLK 1 THEN IF COUNT N1 THEN COUNT 0 ELSE COUNT COUNT1 IF COUNT N2 THEN OUTCLK 0 ELSE OUTCLK 1 END IF END IF END IF END PROCESS END ARCHITECTURE 編譯生成的模塊文件如下圖 510 圖 510 分頻器的模塊文件 選擇器設(shè)計(jì) 選擇器的作用是將輸入的信號(hào)選擇一路輸出本設(shè)計(jì)使用的選擇器有三個(gè)輸入口分別是 200MHZ 信號(hào)分頻器輸出的信號(hào)和通過(guò) IO 口輸入的未知信號(hào)通過(guò) 2個(gè) switch 開(kāi)關(guān)選擇輸出當(dāng) switch 為 00 時(shí)選擇通過(guò) IO 口輸入的未知信號(hào)當(dāng)switch 為 01 時(shí)選擇鎖相環(huán)倍頻得到的 200MHZ 信號(hào)當(dāng) switch 為 10 或 11 時(shí)選 擇分頻器輸出地信號(hào)此選擇器的 VHDL 程序如下 LIBRARY IEEE USE IEEESTD_LOGIC_1164ALL ENTITY XZ2 IS PORT CLK IN STD_LOGIC SX IN STD_LOGIC FPCLK IN STD_LOGIC A IN STD_LOGIC_VECTOR 1 DOWNTO 0 OUTCLK OUT STD_LOGIC END XZ2 ARCHITECTURE RT1 OF XZ2 IS SIGNAL COUNTINTEGER 0 SIGNAL NINTEGER BEGIN PROCESS A BEGIN IF A 00 THEN OUTCLK SX ELSIF A 01 THEN OUTCLK CLK ELSE OUTCLK FPCLK END IF END PROCESS END ARCHITECTURE 通過(guò)編譯后生成的選擇器模塊文件如下圖 511 圖 511 選擇器模塊 將以上模塊 與之前設(shè)計(jì)的系統(tǒng)對(duì)應(yīng)端口相連系統(tǒng)連接圖如下圖 512 所示 圖 512 擴(kuò)展后的系統(tǒng)總圖 FPGA 的嵌入式系統(tǒng)設(shè)計(jì)方法進(jìn)行了研究與實(shí)踐 基于 NIOS II的嵌入式系統(tǒng)設(shè)計(jì)方法以 C語(yǔ)言和高層次設(shè)計(jì)工具為依托以可自定義配置系統(tǒng)硬件為特色為設(shè)計(jì)者提供了一個(gè)全新的設(shè)計(jì)方法與設(shè)計(jì)思路 2 整體系統(tǒng)設(shè)計(jì) 基于 NIOS II 的等精度頻率計(jì)的設(shè)計(jì)充分利用 FPGA 內(nèi)部硬件資源在 FPGA內(nèi)部構(gòu)建 NIOS II 采用 VHDL 編寫(xiě)底層模塊 C 語(yǔ)言編寫(xiě)上層應(yīng)用程序大大降低外圍測(cè)量硬件電路的復(fù)雜性使電路結(jié)構(gòu)更加簡(jiǎn)潔提高了頻率計(jì)工作的可靠性本設(shè)計(jì)使用的是 Altera公司生產(chǎn)的 DE2開(kāi)發(fā)板芯片為 EP2C35F672C6在開(kāi)發(fā)板上進(jìn)行了軟硬件調(diào)試功能全部正常測(cè)試量程為 1HZ200MHZ 3 本系統(tǒng)的特色 實(shí)驗(yàn)結(jié)果表明此設(shè)計(jì)不僅具有設(shè)計(jì)功耗低體積小性能優(yōu)越等特點(diǎn)而目具有設(shè)計(jì)方式靈活可裁剪可擴(kuò)充可升級(jí)等優(yōu)勢(shì)因此具有很好的應(yīng)有前景和科研價(jià)值 致 謝 四年的大學(xué)生活將隨著畢業(yè)論文答辯的結(jié)束而謝幕了這四年里充滿了太多太多的回憶不管是快樂(lè)的還是傷心的現(xiàn)在一切看來(lái)都那是那么的美好因?yàn)槟鞘俏覀兦啻毫粝碌暮圹E可它正代表著大學(xué)生活的終結(jié)完成它既有一種收獲感又有一種失 落感可無(wú)論如何它代表著我四年的努力代表了我四年的歷程 作為一名本科學(xué)生我的水平確實(shí)有限要獨(dú)立完成畢業(yè)設(shè)計(jì)是有一定難度的但我之所以能完成我的指導(dǎo)老師是功不可沒(méi)的從畢設(shè)的選題設(shè)計(jì)過(guò)程到論文的寫(xiě)作等階段都是在張俊濤老師的悉心指導(dǎo)下完成的張老師在學(xué)術(shù)和生活等方面的給予我無(wú)微不至的關(guān)懷和指導(dǎo)張老師嚴(yán)謹(jǐn)?shù)闹螌W(xué)態(tài)度淵博的學(xué)術(shù)知識(shí)誨人不倦的敬業(yè)精神以及寬容的待人風(fēng)范使我獲益頗多剛開(kāi)始時(shí)我對(duì)這個(gè)課題并不了解但張老師很耐心地給我講解不管是什么困難張老師都認(rèn)真的給我講解分析我真的十分感謝張老師對(duì)我的指導(dǎo)和支持在此謹(jǐn)向張老師致以誠(chéng) 摯的謝意和崇高的敬意 感謝我認(rèn)識(shí)的同學(xué)們有幸與你們同學(xué)是我讀本科的最大收獲感謝給我?guī)?lái)的不一樣的生活體驗(yàn)在信工 071 這個(gè)大集體中我深深的被大家的刻苦鉆研精神所打動(dòng)這給了我動(dòng)力讓我不斷提高對(duì)自己的要求不斷進(jìn)步同時(shí)還要感謝宿友們因?yàn)橛心銈兾业拇髮W(xué)生活變得多姿多彩因?yàn)橛心銈兾覍W(xué)會(huì)了分享包容感恩我要特別感謝我的家人沒(méi)有你們的支持就沒(méi)有今天的我愿把我的幸福和快樂(lè)都送給關(guān)心和支持過(guò)我的人也愿他們一切如意 當(dāng)然最后還要感謝我的學(xué)校陜西科技大學(xué)感謝我的所有任課老師感謝他們?cè)诖髮W(xué)四年里對(duì)我的教導(dǎo)他們教給我知識(shí)教給我 很多發(fā)現(xiàn)問(wèn)題解決問(wèn)題的方法還教給我許多做人的道理這些會(huì)是我人生中最寶貴的財(cái)富還要感謝我的輔導(dǎo)員在這四年中他們?cè)谏钌虾蛯W(xué)習(xí)上給了我很多幫助讓我能平穩(wěn)的度過(guò)大學(xué) 4 年在以后的學(xué)習(xí)中我會(huì)再接再厲不斷向前盡自己最大能力為社會(huì)做出一份貢獻(xiàn) 參 考 文 獻(xiàn) 馬鳴遠(yuǎn)．程序設(shè)計(jì)與 C 語(yǔ)言 [M]．西安西安電子科技大學(xué)出版社 20218592 [2]康華光．電子技術(shù)基礎(chǔ) [M]．北京高等教育出版社 2021 [3]潘松黃繼業(yè)． EDA 技術(shù)與 VHDL [M]．北京清華大學(xué)出版社 2021372396 [4]仁愛(ài)鋒． [M]．西安電子科技大 學(xué)出版社 2021296 [5]郭書(shū)軍土玉花葛紉秋． [M]．清華大學(xué)出版社 200． S[M]．出版社 2021296 [7]王振紅．． [8]李金平沈明山姜余祥．． [9]毛智德． [J]． 20212946 [10]劉勉王革思弈宗琪．． [11]劉德亮王竹林尉廣軍．． IV III 18 陜西科技大學(xué)畢業(yè)論文設(shè)計(jì)說(shuō)明書(shū) 19