【導(dǎo)讀】DC/DC集成電路設(shè)計(jì)與實(shí)現(xiàn)工作。目前作者所設(shè)計(jì)芯片已經(jīng)通過Cadence、Hspice. 等EDA軟件前、后仿真驗(yàn)證、CMOS的版圖設(shè)計(jì)，正于Hynix投片。關(guān)型電壓轉(zhuǎn)換器的基礎(chǔ)上，成功地設(shè)計(jì)與實(shí)現(xiàn)了一款高效電流模降壓型DC/DC。該芯片采用同步整流、雙工作模式、低漏電壓等技術(shù)使得最高效率可達(dá)96％。析研究，并在此基礎(chǔ)上設(shè)計(jì)了斜率補(bǔ)償電路。的影響，保證了芯片在高占空比條件下的帶載能力。為了保證該DC/DC電壓環(huán)路。結(jié)合市場(chǎng)需求，為了縮短芯片測(cè)試周期，提高產(chǎn)。品利潤(rùn)，文章采用管腳復(fù)用技術(shù)，完成了可測(cè)性設(shè)計(jì)。§國(guó)內(nèi)外電源管理技術(shù)概述·························································1. §開關(guān)型電壓轉(zhuǎn)換器簡(jiǎn)介·······················································&#1

　　

【正文】 并不是個(gè)可靠的辦法，原因有二： 1. 誤差放大器輸出的控制信號(hào)會(huì)經(jīng)過一個(gè) RC濾波網(wǎng)絡(luò)，該濾波網(wǎng)絡(luò)的時(shí)常數(shù)一般都很大，那么門限控制電平將無(wú)法跟上補(bǔ)償斜坡的快速變化。 2. 單純的提高門限則會(huì)將斜率補(bǔ)償化為烏有。 因此我們所需要的是一種控制電路，它能夠根據(jù)斜率補(bǔ)償信號(hào)幅值調(diào)節(jié)門限電平以保證在大占空比下電感峰值電流實(shí)質(zhì)上不變。 圖 斜率補(bǔ)償降低電感峰值電流 圖 所設(shè)計(jì)的 XD2607 之 斜率補(bǔ)償電路 第三章 XD2607 設(shè)計(jì)中的技術(shù)關(guān)鍵及其解決方案 21 我們?cè)?XD2607中引入了一個(gè)箝位電路（ CLAMP），其箝位閾值可以根據(jù)斜率補(bǔ)償信號(hào)幅度加以調(diào)節(jié)，進(jìn)而 保證在大占空比下電感峰值電流實(shí)質(zhì)上不變。最終設(shè)計(jì)的 XD2607之斜率補(bǔ)償電路 如圖 。 圖 中的 CLAMP 模塊便是一個(gè)隨占空比調(diào)節(jié)閾值的箝位電路。誤差放大器輸出的控制信號(hào) VC 和斜率補(bǔ)償信號(hào) Islope2均被引入該模塊，當(dāng) Islope2上升時(shí)輸箝位閾值也隨之上升；反 之亦然。這樣，整個(gè)電流環(huán)就可以在大占空比時(shí)對(duì)電流峰 值進(jìn)行“補(bǔ)償”?；蛘呖梢赃@樣講，就是在占空比大于一定值進(jìn)行斜率補(bǔ)償情況下，一方面補(bǔ)償信號(hào) Islope1會(huì)將 ICOMP_SUB 的 P 端電位抬高，另一方面補(bǔ)償信號(hào) Islope2又將其N 端抬高同樣的電位，這樣就保證了輸出最大電流門限不變。如圖 所示。 167。 電壓環(huán)穩(wěn)定性分析與電路建模 對(duì)于 XD2607 來說，還存在一個(gè)電壓反饋環(huán)，它主要由芯片內(nèi)部 EA 誤差放大器、內(nèi)部調(diào)制器（ modulator）和 外部輸出電容、負(fù)載組成。必須要對(duì)這個(gè)電壓環(huán)有一個(gè)透徹的分析，從而合理地進(jìn)行電壓環(huán)路補(bǔ)償、調(diào)節(jié)控制環(huán)路的頻率響應(yīng)以保證環(huán)路的穩(wěn)定性及優(yōu)化瞬態(tài)響應(yīng)。 首先讓我們考慮圖 所示的基本負(fù)反饋系統(tǒng)，并假設(shè)β是常數(shù)。則該閉環(huán)傳輸函數(shù)為： )(1 )()( sHβ sHsXY ?? （ ） 對(duì)于這個(gè)負(fù)反饋系統(tǒng)，如果同時(shí)滿足下列兩個(gè)條件，便可以在某頻率點(diǎn)ω 1 產(chǎn)生環(huán)路振蕩：其一，在ω 1頻率下，環(huán)路的移能夠使反饋?zhàn)優(yōu)檎答?；其二，此時(shí)的環(huán)路增益大于等于 1。環(huán)路增益幅 值等于 1 和使環(huán)路增益相移等于 180 度的兩個(gè)頻率點(diǎn)分別被命名為“增益交點(diǎn)”和“相位交點(diǎn)”；相位交點(diǎn)處對(duì)應(yīng)的增益幅度稱為增益裕度，而增益交點(diǎn)處對(duì)應(yīng)的相移再加上 180 度就被定義為相位裕度。它們?cè)诜€(wěn)定性方面起著重要的作用。為了使系統(tǒng)穩(wěn)定增益交點(diǎn)必須落在相位交點(diǎn)之前，即相位裕度大于零。一個(gè)無(wú)條件穩(wěn)定的線性系統(tǒng)，應(yīng)保證擁有 6dB 的增益裕度和 45 度的相位裕度。 開關(guān)型電壓轉(zhuǎn)換器的環(huán)路分析通常是采用線性化方法，系統(tǒng)框圖如圖 所示。在 p 點(diǎn)將環(huán)路斷開，得到系統(tǒng)環(huán)路增益為： 圖 CLAMP 模塊保持 電感峰值電流門限不變 圖 基本反饋系統(tǒng) 高效 電流模 同步降壓型 DC/DC 集成電路 設(shè)計(jì)與實(shí)現(xiàn) 22 βAMODmgsT )()( ? （ ） 要保證系統(tǒng)無(wú)條件穩(wěn)定，系統(tǒng)相位裕度應(yīng)大于 60 度，而增益裕度通常不做過多考慮[1]。 另外，環(huán)路 0dB 帶寬 通常取系統(tǒng) 主頻的 1/10，這是 學(xué)術(shù)界 普遍認(rèn)可的選 值 ，它可以很好地避免開關(guān)噪聲對(duì)環(huán)路的影響。 1. 電壓環(huán)路建模分析 [9][10][11][12][13] 要對(duì)電壓環(huán)路進(jìn)行正確的分析與頻率補(bǔ)償，波特圖是最為直接、有效的途徑，關(guān)鍵在于內(nèi)部調(diào)制器工作于開關(guān)態(tài)，因此對(duì) DC/DC 來說，必須對(duì)電路中的開關(guān)態(tài)工作部分進(jìn)行建模，進(jìn)而做 AC 分 析得到波特圖，并在此基礎(chǔ)之上實(shí)現(xiàn)電壓環(huán)路頻率補(bǔ)償。宏模型是一種簡(jiǎn)化網(wǎng)絡(luò)模型的技術(shù)，是電子系統(tǒng)或子系統(tǒng)、子網(wǎng)絡(luò)的簡(jiǎn)化等效表示。采用宏模型可以在一定的精度范圍內(nèi)使其端口特性和原電路端口特性相同，但電路結(jié)構(gòu)復(fù)雜程度明顯降低。另一方面宏模型電路 EDA 仿真更為便捷，對(duì)于大規(guī)模模擬電路的分析設(shè)計(jì)具有十分重要的意義。 XD2607 建模關(guān)鍵是找出誤差放大器輸出的誤差信號(hào)與負(fù)載電流之間的關(guān)系。下面將對(duì)連續(xù)導(dǎo)通模式（ CCM）和不連續(xù)導(dǎo)通模式（ DCM）分別加以推導(dǎo)。 設(shè)電感峰值電流為 Ipeak，依據(jù)圖 可以得到 Ipeak與誤差放大器輸出電壓 Vc有如下關(guān)系： DCVcVpe akIRRRRRR R ??????? 453321 1 () 其中， VDC表示 DC 偏置 IDC電流在峰值電流比較器同相端產(chǎn)生的直流壓降。 電路工作于 CCM，若電感、輸入輸出電壓以及振蕩器頻率均認(rèn)為不變，則電感電流峰峰值 ILpp 不變。根據(jù)（ ）式： )1( DfL DINVLppI ???? () 又因?yàn)?CCM 時(shí)的負(fù)載電流 Iload 與電感峰值電流 Ipeak之間只相差恒量2LppI。則此時(shí)Iload、 Vc 之間的關(guān)系式與 Ipeak、 Vc 之間的關(guān)系式也只相差一個(gè)常量。 對(duì) ()式求導(dǎo)便可得到此時(shí)調(diào)制器的跨導(dǎo) gm（ MOD） 1： cdVkeapdIcdVloaddIM O Dmg ??1)( ARR RRRRR ?? ???? 31 32145 () 可以看出，此時(shí)的跨導(dǎo)為一恒值，設(shè)為 A。 圖 開關(guān)電壓轉(zhuǎn)換器反饋系統(tǒng) 第三章 XD2607 設(shè)計(jì)中的技術(shù)關(guān)鍵及其解決方案 23 電路工作于 DCM 時(shí)的電流波形參見圖 。主開關(guān)導(dǎo)通時(shí)間為： pe akIOUTVINV LDT ?? () 同步管導(dǎo)通時(shí)間為： peakIOUTV LTD ?1 () 又因?yàn)樨?fù)載電流與電感峰值電流之間的關(guān)系為： pe akIDDloa dI )(21 1?? () 根據(jù) ()、 ()以及 ()，可得： fkeapILOUTVOUTVINVlo adI 2)11(21 ???? fpe akILO U TVINVO U TV INVpe akdI loaddI ?????? )( () 結(jié)合 ()和 ()，便可得到 DCM 時(shí)調(diào)制器的跨導(dǎo) gm（ MOD） 2： cdVkeapdIpe akdI lo addIcdVlo addI ???m ( M O D ) 2g )(3*1 32154 O U TVINVO U TV INVpe akL fIRR RRRRR ?????? )( OUTVINVOUTVfLINVpe akIA??? () 將 ()代入 ()得到： ? ?cVcdVloa ddI?m ( M O D ) 2g )()(23*1 32154 DCVcVO U TVINVO U TV INL f VRR RRRRR ???????????? ???? )()(2 DCVcVO U TVINVO U TV INL fVA ????? () 經(jīng)過上述推導(dǎo)，我們已經(jīng)分別得到了 CCM 及 DCM 下調(diào)制器跨導(dǎo) gm（ MOD） 1和 gm（ MOD） 2，對(duì)于實(shí)際電路來說， 調(diào)制器傳輸函數(shù)為連續(xù) 的，則將兩段函數(shù)結(jié)合起來便最終得到了調(diào)制器模塊的傳輸函數(shù) gm（ MOD） ，其曲線如圖 所示： )(2)( cVBcVBBAcVmg ???? () 其中， 3*1 32154 RRRRRRRA ???? () INLfVA OUTVINVOUTVB ? ?? )( () 圖 調(diào)制器傳輸函數(shù) 高效 電流模 同步降壓型 DC/DC 集成電路 設(shè)計(jì)與實(shí)現(xiàn) 24 將（ ）式代入 ()： AIB Lpp? () 電感的選取一般應(yīng)依據(jù) ()式并取電感紋波等于最大負(fù)載電流的 40％，那么對(duì)于 XD2607 即有 ILpp＝ 300 ＝ 120mA。 影響 A 的因素有很多，例如電感電流、輸入電源電壓、外圍溫度、器件模型參數(shù)等，所有這些都應(yīng)在設(shè)計(jì)考慮范圍內(nèi)，但很難用手工精確計(jì)算，我們可以借助于 EDA 軟件仿真，然后進(jìn)行數(shù)值逼近。 首先我們通過仿真得到3*1 32154 RRRRRRRA ???? 對(duì) 電感電流、輸入電源電壓、外圍溫度的函數(shù)曲線。 理論推算與實(shí)際仿真均證明電感電流對(duì) A 的影響極小，可以忽略。 A 的溫度特性與電源電壓特性分別 如圖圖 、圖 所示。 我們分別對(duì) 圖 和圖 中曲線上的點(diǎn)取樣，然后分別 用雙曲函數(shù)和對(duì)數(shù)函數(shù)來對(duì)兩者 進(jìn)行擬合，擬合得到 A 分別以 外圍溫度和輸入電源電壓為變量的函數(shù)依次為 ()和 ()式： )lg (7 4 7 )0,( INVTINVA ?? () TTINVA ),0( ?? () 其中， T 為絕對(duì)溫度， T0=233K， VIN0=。 最后再將 ()和 ()式合并就最終得到 A 以 外圍溫度和輸入電源電壓為變量的二 元函數(shù) ),( TVA IN ： )0( )(),(),( TA TATINVATINVA ? ? ?2 3 35 4 4 5 4 4 )l g (7 4 7 ????? TINV () 通過驗(yàn)證，函數(shù) ),( TVA IN 對(duì)實(shí)際仿真 曲線 擬合精度在177。 ％左右。 在宏模型的具體實(shí)現(xiàn)方面，我們采用了 VeriLogA 語(yǔ)言。根據(jù)公式 ()和()用 VeriLogA 描述的調(diào)制器模塊為： 圖 A的 溫度特性 圖 A的 電壓特性 第三章 XD2607 設(shè)計(jì)中的技術(shù)關(guān)鍵及其解決方案 25 `include `include module macro(V_ERR,VCC,I_OUT,GM_OUT)。 input V_ERR。 output I_OUT,GM_OUT。 inout VCC。 electrical V_ERR,I_OUT,VCC,GM_OUT。 parameter real V_REF1=。 parameter real T=300。 real C,V_REF2,GM,I_TEMP。 analog begin @(initial_step) begin C= (+*log(V(VCC)))*(+)/(+) 。 V_REF2=+。 GM=0。 end if(V(V_ERR)=V_REF1) I_TEMP=0。 else if((V(V_ERR)V_REF1)amp。amp。(V(V_ERR)=V_REF2)) begin GM=(V(V_ERR))*pow(C,2)/。 I_TEMP=GM*V(V_ERR)。 end else begin GM=C。 I_TEMP=GM*V(V_ERR)。 end V(GM_OUT)+GM。 I(I_OUT)+I_TEMP。 end endmodule 通過控制宏模型的端口信號(hào)及其屬性，我們 可以方便地實(shí)現(xiàn)溫度、電源電壓等對(duì)調(diào)制器跨導(dǎo)的調(diào)節(jié)。有了調(diào)制器模塊宏模型，下一步便可利用 AC分析測(cè)得電高效 電流模 同步降壓型 DC/DC 集成電路 設(shè)計(jì)與實(shí)現(xiàn) 26 壓環(huán)路頻率特性，進(jìn)行頻率補(bǔ)償。 2. 零極點(diǎn)分析與頻率補(bǔ)償 圖 給出了 XD2607 的控制環(huán)路簡(jiǎn)化圖。該環(huán)兼有 DC 增益和交流頻率響應(yīng)特性。 DC 控制環(huán)包括反饋電阻網(wǎng)絡(luò)、誤差放大器、電流比較器、峰值電流采樣和芯片的外接負(fù)載。 DC 環(huán)再加上輸出電容 COUT、反饋電容 C1 和阻容補(bǔ)償網(wǎng)絡(luò)就構(gòu)成了 AC 環(huán)。 DC/DC 負(fù)載調(diào)整率取決于環(huán)路 DC 增益，也就是說 DC 增益越高，負(fù)載變 化對(duì)輸出的影響越小。 DC 增益等于電阻反饋網(wǎng)絡(luò)增益、誤差放大器電壓增益以及內(nèi)部調(diào)制器增益之積。分別計(jì)算如下： 電阻反饋網(wǎng)絡(luò)增益： OUTVREFVFBVA ?)( () 其中， VREF是內(nèi)部 基準(zhǔn)， VOUT 為輸出電壓。 誤差放大器增益為： )()()( EAoREAmgEAVA ? () 其中， gm（ EA） 為誤差放大器的跨導(dǎo)， RO（ EA） 是誤差放大器輸出阻抗。 內(nèi)部調(diào)制器 DC 增益應(yīng)按下式計(jì)算： LO A DRM O DmgM O DVA )()( ? () 其中，規(guī)模 gm（ MOD） 是內(nèi)部調(diào)制器跨導(dǎo)， RLOAD為芯片負(fù)載。 如圖 ， XD2607 有兩個(gè)低頻極點(diǎn)和兩個(gè)低頻零點(diǎn)。兩個(gè)低頻極點(diǎn)一個(gè)是輸出電容、電阻引起的， 而 另一個(gè)則是誤差放大器輸出阻抗與內(nèi)部補(bǔ)償電容構(gòu)成的。分別計(jì)算如下： 由輸出電容 COUT、負(fù)載電阻 RL帶來極點(diǎn)的頻率為： OUTCLO ADRπPLf 2 1? () 誤差放大器輸出阻抗與內(nèi)部補(bǔ)償電容構(gòu)成的極點(diǎn)為： 圖 XD2607 的控制環(huán)路簡(jiǎn)化圖 第三章 XD2607 設(shè)計(jì)中的技術(shù)關(guān)鍵及其解決方案 27 32 1 )( CRπf EAOpe a ? () 一個(gè)低頻零點(diǎn)由芯片內(nèi)部阻容補(bǔ)償網(wǎng)絡(luò)決定，它的頻率為： 3321CRπpeaf ? () 另一個(gè)低頻零點(diǎn)是由外接反饋電阻、電容 R1 和 C1 構(gòu)成： 11211 CRπZof ? () 另外，電壓環(huán)路中還存在輸出電容及其 ESR 形成的 fzo2，其頻率等于： OUTCE SRπZof ??? 212 () 當(dāng)然外接反饋電阻 R R2 和電容 C1 也會(huì)形成一個(gè)極點(diǎn)： 121221 CRRπ RRpe af ?? () 但 XD2607 的 fZo fpea 頻率較高，處于環(huán)路的 0dB 帶寬之外，所以不影響穩(wěn)定性。 采用內(nèi)部補(bǔ)償 是 XD2607 獨(dú)特之處 之一 ，因此電壓環(huán)路的穩(wěn)定性并不取決于輸出電容及其 ESR，從某種程度 講 ， XD2607 是為配合陶瓷電容器而設(shè)計(jì)的 。 雖 然該輸出電容零點(diǎn)對(duì)芯片的穩(wěn)定性沒有貢獻(xiàn)，但值得一提的是：如果我們用兩個(gè)同樣的 COUT 并聯(lián)作為新的輸出電容，則可以將輸出極點(diǎn)頻率減半而不會(huì)影響到輸出電容零點(diǎn)。這是因?yàn)殡m然電容翻倍了，但其 ESR 卻減半，同時(shí)負(fù)載電阻 RL保持不變，最終使得 RL、 COUT 的乘積增大，但 ESR、 COUT 的乘積卻不變。這對(duì)某些 芯片設(shè)計(jì)來說 是非常有 用 的。 由于 XD2607 的負(fù)載范圍較寬：從空載到保證 VIN=3V 時(shí)帶動(dòng) 300mA 的負(fù)載。并且其 輸出電壓范圍也較大（ ～ ），那么原理上來講輸出阻容帶來極點(diǎn) fPL的頻率變化范圍也會(huì)很大 ，例如僅對(duì)于 Iload=60~300mA 的情況， fPL