【導(dǎo)讀】不開數(shù)據(jù)的采集。但傳統(tǒng)的基于單片機(jī)系統(tǒng)的數(shù)據(jù)采樣模塊因?yàn)闊o(wú)法或很難完成。儲(chǔ)器的擴(kuò)展等功能，所以在許多領(lǐng)域的應(yīng)用受到限制。針對(duì)這些問(wèn)題，設(shè)計(jì)開發(fā)。了基于Linux操作系統(tǒng)的嵌入式數(shù)據(jù)采集模塊。中的低功耗設(shè)計(jì)、可靠性設(shè)計(jì)、可測(cè)性設(shè)計(jì)、傳感器測(cè)量電路等設(shè)計(jì)技術(shù)要點(diǎn)，計(jì)及FPGA系統(tǒng)內(nèi)部功能圖和FPGA功能模塊的具體實(shí)現(xiàn)。預(yù)期的設(shè)計(jì)目標(biāo)。Keywords：DataAcquisition，Embedded，LinuxOS，ARMProcessor，取得的研究成果。除了文中特別加以標(biāo)注引用的內(nèi)容外，本論文不包含任。何其他個(gè)人或集體已經(jīng)發(fā)表或撰寫的成果作品。對(duì)本文的研究做出重要貢。獻(xiàn)的個(gè)人和集體，均已在文中以明確方式標(biāo)明。

　　

【正文】 it （ 3）最高存取速度： 90ns （ 4）芯片型號(hào)： AM29LV320D （ 5）電源類型： + 8． FLASH2（ DATAFLASH）芯片 （ 1）功能：存儲(chǔ) Linux 內(nèi)核鏡像、根文件系統(tǒng)鏡像及應(yīng)用程序需 8M 以上， 如在此基礎(chǔ)上加入圖形顯示系統(tǒng)需 16M 以上 （ 2）容量： 8M8bit （ 3）芯片型號(hào)： M25P64 （ 4）電源類型： + 9．網(wǎng)絡(luò)芯片 （ 1）功能：配合 at91rm9200實(shí)現(xiàn) TCP/IP協(xié)議， 10M/100M自適應(yīng) （ 2）芯片型號(hào)： DM9161 （ 3）電源類型： 數(shù)字電源： + 模擬電源： + （ 4）時(shí)鐘： 50M 硬件系統(tǒng)設(shè)計(jì)技術(shù)要點(diǎn) 現(xiàn)代數(shù)字信號(hào)處理技術(shù)、微電子技術(shù)、電子設(shè)計(jì)自動(dòng)化（ EDA）技術(shù)的不斷 發(fā)展，使處理機(jī)系統(tǒng)的規(guī)模越來(lái)越大，處理能力和處理性能不斷提高。處理機(jī)硬 件系統(tǒng)的設(shè)計(jì)進(jìn)入到高速領(lǐng)域，安培定律下的電路模型不再適用，電阻電容的高 頻寄生參數(shù)不能被忽略， PCB 導(dǎo)線會(huì)產(chǎn)生傳輸線效應(yīng)，因此在研制處理機(jī)硬件系 統(tǒng)時(shí)應(yīng)充分應(yīng)用高速信號(hào)處理技術(shù)來(lái)保證系統(tǒng)的性能。在進(jìn)行硬件系統(tǒng)方案設(shè)計(jì) 與電路板制作時(shí)都應(yīng)充分考慮高頻系統(tǒng)時(shí)鐘所帶來(lái)的問(wèn)題。在電路板制作時(shí)，選 19 基于 Linux 操作系統(tǒng)的嵌入式數(shù)據(jù)采集模塊設(shè)計(jì)與實(shí)現(xiàn) 用先進(jìn)的 EDA 軟件 DXDesigner－ Expedition PCB（ Mentor Graphics 2020），該 軟件能仿真高速數(shù)字電路的信號(hào)完整性和電磁兼容性。隨著現(xiàn)代電子系統(tǒng)的設(shè)計(jì) 方法與實(shí)現(xiàn)技術(shù)不斷進(jìn)步，根據(jù)應(yīng)用的現(xiàn)場(chǎng)環(huán)境的限制要求，處理系統(tǒng)設(shè)計(jì)與工 程實(shí)現(xiàn)時(shí)應(yīng)著重考慮以下幾方面的內(nèi)容。 低功耗設(shè)計(jì) 為了盡可能的降低整個(gè)信號(hào)處理系統(tǒng)的功耗，主要采取了以下幾方面的措 施： （ 1）整個(gè)信號(hào)處理系統(tǒng)硬件制作時(shí)，盡可能的選用低電壓、低功耗器件。 （ 2）選用高性能嵌入式微處理器（ ARM）和 FPGA，這些芯片都采用雙電源技 術(shù)，內(nèi)核電壓低；并且每片高性能的芯片處理能力強(qiáng)，芯片間的數(shù)據(jù)交換減少。 這些都有利于系統(tǒng)功耗的降低。 （ 3）開發(fā)計(jì)算量小且性能較好的信號(hào)處理算法軟件。 可靠性設(shè)計(jì) 可靠性設(shè)計(jì)包括硬件可靠性和軟件可靠性，在這只簡(jiǎn)要講述提高硬件可靠性 的一些措施： （ 1）盡可能使用表貼封裝的元器件。 （ 2）選用工業(yè)級(jí)芯片，提高系統(tǒng)可靠性。 （ 3）遠(yuǎn)距離傳輸高速數(shù)字信號(hào)用屏蔽雙絞線。對(duì)多芯插頭中的芯線合理配 置，高電平線與低電平之間及對(duì)易受干擾的線與干擾線之間配置地線進(jìn)行隔離。 （ 4）接地充分可靠，有利于系統(tǒng)工作穩(wěn)定和系統(tǒng)散熱。 （ 5）每塊電路板功能相對(duì)獨(dú)立、具有板級(jí)自檢報(bào)錯(cuò)能力。 （ 6）電路板制作采用多層板技術(shù)，信號(hào)層之間用地層隔離，減少信號(hào)層相 互之間的干擾。 （ 7）采用 watchdog 機(jī)制。所謂 watchdog 是一種芯片，處理機(jī)必須定時(shí)對(duì) 它進(jìn)行訪問(wèn)，否則它就會(huì)產(chǎn)生復(fù)位脈沖，使系統(tǒng)復(fù)位。系統(tǒng)最致命的問(wèn)題是死機(jī)， watchdog 是解決死機(jī)問(wèn)題的有效途徑，它使系統(tǒng)在死機(jī)后復(fù)位，然后再重新啟動(dòng) 并開始工作。 （ 8）特殊引腳的處理。 AT91RM9200 是高速器件 ,本處理機(jī)全速運(yùn)行時(shí)頻率達(dá) 200MHz, 并且 ARM 工作電壓較低 (外圍電壓 , 核心電壓 )，因此其引腳 對(duì)干擾十分敏感，尤其是特殊引腳必須作特殊處理。首先是電源和地引腳，應(yīng)該 在每個(gè)電源上都加上濾波電容 , 以消除干擾；其次是一些不用的特殊引腳 ,如 /READY、 /HOLD 以及一些中斷引腳 , 應(yīng)該加上拉電阻拉至高電平。 20 碩士學(xué)位論文 可測(cè)試設(shè)計(jì) 數(shù)字信號(hào)處理系統(tǒng)由各個(gè)功能模塊組成。 VLSI 技術(shù)雖然提供了把電路的全部 和大部分集成在一片集成電路芯片內(nèi)的可能性，但要使每一片含有上萬(wàn)個(gè)、甚至 數(shù)十萬(wàn)個(gè)門的芯片、由許多這樣的芯片組成的印制電路板以及由若干電路板構(gòu)成 的數(shù)字電子設(shè)備都永遠(yuǎn)不出現(xiàn)任何物理缺陷是不可能的。當(dāng)電路存在缺陷而不能 實(shí)現(xiàn)其應(yīng)有的全部功能時(shí)稱該電路失效，導(dǎo)致電路失效的缺陷稱為故障。可測(cè)試 設(shè)計(jì)就是為了使電路故障檢測(cè)和故障定位變得更為容易。為了提高系統(tǒng)的可測(cè)試 性，在進(jìn)行信號(hào)處理硬件系統(tǒng)設(shè)計(jì)時(shí)主要采取的措施如下： （ 1）進(jìn)行可控制性和可觀察性電路設(shè)計(jì)。在用 FPGA 設(shè)計(jì)的算法軟件和控制 軟件中，增加一些用于測(cè)試的電路或測(cè)試信號(hào)； （ 2）電路印制板上引出一些關(guān)鍵的測(cè)試點(diǎn)：如電源、系 統(tǒng)時(shí)鐘、同步脈沖、 工作狀態(tài)控制信號(hào)、中斷申請(qǐng)和中斷響應(yīng)及中斷結(jié)束標(biāo)志信號(hào)、地址總線、控制 總線和數(shù)據(jù)總線等； （ 3）編寫測(cè)試程序軟件，產(chǎn)生測(cè)試報(bào)告。該程序在系統(tǒng)上電、自檢、復(fù)位、 故障檢測(cè)時(shí)運(yùn)行。 傳感器測(cè)量電路 人類社會(huì)已進(jìn)入信息時(shí)代，人們的社會(huì)活動(dòng)主要依靠對(duì)信息資源的開發(fā)及獲 取、傳輸與處理。傳感器處于研究對(duì)象與測(cè)試系統(tǒng)的接口位置。因此，傳感器成 為感知、獲取與檢測(cè)信息的窗口，一切可惜研究與自動(dòng)化生產(chǎn)過(guò)程要獲取的信息， 都要通過(guò)傳感器獲取并通過(guò)它轉(zhuǎn)換為容易傳輸與處理的電信號(hào)。 傳感器輸出信號(hào)有很多形式，如電壓、電流、頻率、脈沖等，輸出信號(hào)的形式由 傳感器的原理確定。傳感器的輸出信號(hào)一般都很微弱，需要有信號(hào)調(diào)節(jié)與轉(zhuǎn)換電 路將其放大或變換為容易傳輸、處理、記錄和顯示的形式。因此，根據(jù)傳感器的 原理及其輸出信號(hào)，需要相應(yīng)的測(cè)量電路來(lái)測(cè)量這些電信號(hào)。對(duì)測(cè)量放大電路的 基本要求如下： （ 1）輸入阻抗應(yīng)與傳感器輸出阻抗相匹配； （ 2）一定的放大倍數(shù)和穩(wěn)定的增益； （ 3）低噪聲； （ 4）低的輸入失調(diào)電壓和輸入失調(diào)電流以及低的漂移； （ 5）足夠的帶寬和轉(zhuǎn)換速率（無(wú)畸變的放大瞬態(tài)信號(hào)）； （ 6）高輸入共模范圍（如達(dá)幾百伏）和高共模抑制比； （ 7）可調(diào)的閉環(huán)增益； 21 基于 Linux 操作系統(tǒng)的嵌入式數(shù)據(jù)采集模塊設(shè)計(jì)與實(shí)現(xiàn) （ 8）線性好、精度高； （ 9）成本低。 其他各模塊設(shè)計(jì) 信號(hào)模數(shù)轉(zhuǎn)換模塊 1． ADS8364概述 ADS8364 是高速，低功耗，六通道同時(shí)采樣和轉(zhuǎn)換的十六位模數(shù)轉(zhuǎn)換器。采 用 +5V 工作電壓， 80dB 共模抑制的全差分輸入通道，還包括六個(gè) 4us 連續(xù)近似 的模數(shù)轉(zhuǎn)換器，六個(gè)差分采樣放大器，帶 REFIN 和 REFOUT 引腳的內(nèi)部 + 參考 電壓。以及高速并行接口。 圖 ADS8364 接線圖 六個(gè)模擬輸入分為三組（ A,B 和 C）每個(gè)輸入端有一個(gè) ADCs 和保持信號(hào)用 來(lái)保證幾個(gè)通道能同時(shí)進(jìn)行采樣和轉(zhuǎn)換。差分輸入范圍可從 VREF 到 +VREF 之間 22 碩士學(xué)位論文 變化。 ADS8364 的六個(gè)十六位 ADC 可以成對(duì)的同時(shí)工作。三個(gè)保持信號(hào)（ HOLDA， HOLDB， HOLDC）可以啟動(dòng)指定通道的轉(zhuǎn)換。三個(gè)保持信號(hào)同時(shí)被選通時(shí)，轉(zhuǎn)換結(jié) 果保存在六個(gè)寄存器中，對(duì)于每一個(gè)讀操作 ADS8364 輸出十六位數(shù)據(jù)，地址 /模 式信號(hào)（ A0,A1,A2）可以選擇如何從 ADS8364 讀取數(shù)據(jù)。地址 /模式信號(hào)可以選 擇單通道，單周期或 FIFO 模式。使 ADS8364 的 HOLDX 保持至少 20ns 的低電平， 轉(zhuǎn)換開始。這個(gè)低電平可使各個(gè)通道的采樣保持放大器同時(shí)處于保持狀態(tài)從而每 個(gè)通道開始轉(zhuǎn)換。轉(zhuǎn)換結(jié)果被存入輸出寄存器后引腳 EOC 的輸出將保持半個(gè)時(shí)鐘 周期的低電平。通過(guò)置 RD 和 CS 低電平，數(shù)據(jù)可以讀出到并行輸出總線。 ADS8364 取樣 /保持模塊，即使以最大吞吐率工作，它的輸入帶寬大于 ADC 的奈奎斯特頻 率。典型的帶寬是 300MHz。在正常操作時(shí)， REFOUT 與 REFIN 連接可以為 ADS8364 提供 + 的參考電壓。 ADS8364 本身產(chǎn)生的噪聲是很小的，但是為了得到更好 的性能，輸入信號(hào)的噪聲峰值必須小于 50uV。當(dāng)外部時(shí)鐘采用 5MHz 時(shí) ， ADS8364 的轉(zhuǎn)換時(shí)間是 ，對(duì)應(yīng)的采集時(shí)間是 。為了得到最大的輸出數(shù)據(jù)率， 讀取數(shù)據(jù)可以在下一個(gè)轉(zhuǎn)換期間進(jìn)行 [9]。 ADS8364 接線圖見圖 。 2． ADS8364 前端調(diào)理電路 由于輸入的模擬信號(hào)變化范圍較大，通常不是 AD 芯片所要求的范圍，在高 精度、高要求的 AD 采樣電路中，為使輸入的模擬信號(hào)與 AD 采樣所需求的信號(hào)相 匹配，通常在 AD 采樣電路前加入前端調(diào)理電路，以縮放和平移要采樣的信號(hào)， 從而使調(diào)理后的信號(hào)適合 A/D 轉(zhuǎn)換器的模擬輸入要求。調(diào)理電路電路圖見圖 。 圖 信號(hào)調(diào)理電路圖 ADS8364 模擬輸入通道 +IN 和 IN 的最大電壓輸入范圍為 ~+6V(ADS8364 23性能存儲(chǔ)器應(yīng)用系統(tǒng) 。其接線圖見圖 。 基于 Linux 操作系統(tǒng)的嵌入式數(shù)據(jù)采集模塊設(shè)計(jì)與實(shí)現(xiàn) 用 +5V 供電 )。圖 電路中使用了 2 個(gè)運(yùn)放， A2 用作跟隨器，用來(lái)緩沖 ADS8364 輸出的 基準(zhǔn)電壓； A1 和四個(gè)電阻構(gòu)成了信號(hào)調(diào)理網(wǎng)絡(luò)，適當(dāng)配置 R1~R4 電 阻可以實(shí)現(xiàn)對(duì)輸入信號(hào) Vi 的縮放和平移，以適合 ADS8364 模擬通道的輸入要求。 由于 R5=R6 則 CH1+端的輸入電壓為： VCH 1+ = (R1 + R3 )R4 (R1 + R3 )R2 VREF + (R2 + R4 )R3 (R2 + R4 )R3 VIN （ ） 這樣，在保證 V+CH1＝ 0~5V 的前提下， VIN 可以是雙極信號(hào)，調(diào)整 R R4 的比例使 VIN 有合適的輸入范圍。表 是針對(duì)不同雙極性模擬輸入的配置實(shí)例。 表 不同雙極性模擬輸入的配置 VCH 1+ ? 10V ? 5V ? R1 1 k??2 k??4 k?? R2 5 k??10 k??20 k?? R3 4 k??4 k??4 k?? R4 20 k??20 k??20 k?? 內(nèi)存模塊 1． SDRAM 芯片： K4S561632CTC75 K4S561632C是一塊有 268,435,456個(gè)存儲(chǔ)位的高速同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器，若 以 16bit的字為單位則包含 196， 304個(gè)字空間，其制造工藝采用 SAMSUNG的高性能 CMOS技術(shù)。同步技術(shù)利用系統(tǒng)時(shí)鐘每個(gè)時(shí)鐘周期的 I/O事件來(lái)精確控制。 K4S561632C具有很寬的工作頻率范圍，其外部同步時(shí)鐘速率可在一定的頻率 范圍內(nèi)連續(xù)變化，最高頻率可達(dá)到 133MHz，每塊 SDRAM內(nèi)含四個(gè)獨(dú)立的 Bank。 Bank 地址線 BA控制 Bank之間的選擇， SDRAM的行、列地址線貫穿所有的 Bank，每個(gè) Bank 的數(shù)據(jù)位寬同整個(gè)存儲(chǔ)器的相同。這樣， Bank內(nèi)的字線和位線的長(zhǎng)度就可被限制 合適的范圍內(nèi)，從而加快存儲(chǔ)器單元的存取速度，另外， BA也可以使被選中的 Bank 處于正常工作模式，而使沒(méi)有被選中的 Bank工作在低功耗模式下，這樣還可以降 低 SDRAM的功耗。芯片的基本存儲(chǔ)單元都是按照陣列排列的，它的數(shù)據(jù)位寬和整 個(gè)存儲(chǔ)器的位寬相同， 同時(shí)支持多種讀寫模式；所有的輸入信號(hào)均以時(shí)鐘的上升 沿為基準(zhǔn)，這使得地址、控制和數(shù)據(jù)輸入到緩沖器的時(shí)間可保持一致且建立和保 持的時(shí)間很??；該器件使用完全流水線型內(nèi)部結(jié)構(gòu)；另外，它還具有突發(fā)長(zhǎng)度可 編程、延遲可編程等優(yōu)點(diǎn)。這些優(yōu)點(diǎn)使得 K4S561632C能廣泛的應(yīng)用于寬頻帶、高 [10] 24 碩士學(xué)位論文 圖 K4S561632C 接線圖 2． FLASH1(NOR FLASH)芯片： AM29LV320D AM29LV320D是一款 32兆的 Flash存儲(chǔ)設(shè)備，包含 4， 194， 304字節(jié)或 2， 097， 152字 [11]。 (1)支持單電源操作，可分為滿負(fù)荷電壓供電 (～ )和電壓范圍可調(diào) 節(jié) (～ )供電兩種方式。滿幅度電壓供電方式主要用于電池供電的應(yīng)用 中，而電壓范圍可調(diào)節(jié)供電方式直接與 3． 3v 的高性能 DSP接口，簡(jiǎn)化了系統(tǒng)的 電源要求。 (2)最快的存取速度高達(dá) 55ns， CMOS工藝，具有 100000次寫入／擦寫壽命。 (3)低功耗 (20onA 的自動(dòng)休眠電流，