【導讀】進行研究工作所取得成果。除文中已經(jīng)注明引用內(nèi)容外,本畢業(yè)設(shè)計(論文)不含任。對本文研究做出重要貢獻個人和。集體,均已在文中以明確方式標明。本人完全意識到本聲明法律結(jié)果由本人承擔。和電子版,允許論文被查閱和借閱。保密□,在年解密后適用本授權(quán)書。因此,串行傳輸,已成為高速數(shù)據(jù)傳輸系統(tǒng)在深亞微米主要選擇。被廣泛地應(yīng)用于PCI。輸率只能達到3Gbps,以實現(xiàn)獨立設(shè)計以滿足5Gbps的要求及以上的高速PCI。用,本文研究了偽標準的LVDS121和CML的啟動界面的設(shè)計研究。其中,無歪斜單端差撓度問題提高plvds收發(fā)電路,電路的性能與加速管的改。定;微分預(yù)加重技術(shù)使驅(qū)動能力強、降低碼間干擾。用于CML收發(fā)器的若干關(guān)鍵技術(shù),符號間干擾所引起的信號失真,提高信號質(zhì)量。放大器電路,均衡電路進一步放大到比較器輸出低擺幅信號可以識別的電壓幅值。表達物理層PLVD和CML高速串行數(shù)據(jù)傳輸。仿真結(jié)果表明,兩種接口電路的傳輸速率高達5Gbps,完全符合PCI. Express表示應(yīng)用要求。