【導(dǎo)讀】作所取得的成果。除文中已注明引用的內(nèi)容外，本畢業(yè)設(shè)計（論文）不包含任何其他個人?；蚣w已經(jīng)發(fā)表或撰寫過的作品成果。對本研究做出過重要貢獻的個人和集體，均已在文。中以明確方式標(biāo)明并表示了謝意。領(lǐng)域并且發(fā)揮著重要作用。但是在教學(xué)實踐過程中,由于頻譜分析儀價格昂貴,不能直觀地。給學(xué)生展示信號的頻譜,從而使教學(xué)效果受到影響。就顯得很是簡單實用，可以很直觀地觀察信號頻譜以及對信號的各項參數(shù)的觀測。在本論文中采用TI的32位數(shù)字信號處理芯片TMS320F2812作為信號采集和處理的核心，通過片上自帶的12位模數(shù)轉(zhuǎn)換模塊進行數(shù)據(jù)采集。采集后的數(shù)據(jù)存儲在片內(nèi)存儲器中。字處理部分主要是進行快速傅立葉變換的分析。再通過片內(nèi)數(shù)模轉(zhuǎn)換單元轉(zhuǎn)換為模擬信號。對頻譜分析的實現(xiàn)作了細致的描述和分析．對數(shù)字信號處理中最經(jīng)典的應(yīng)用

　　

【正文】 并利用調(diào)試工具對可執(zhí)行的目標(biāo)代碼在基于 PC的 TMS320系統(tǒng)仿真器 (XDS)上進行調(diào)試，以保證應(yīng)用軟件的正確無誤。 代碼生成工具介紹 圖 36描述的工具如下： C編譯器 (C piler)將 C／ C++源程序轉(zhuǎn)換成 28x的匯編語言源代碼。 匯編器 (assembler）把匯編語言源文件翻譯成機器語言目標(biāo)文件．源文件可包括指令、匯編器偽指令、宏偽指令等，機器語言格式為公用目標(biāo)格式 (COFF)。 鏈接器： (1inker)把多個目標(biāo)文件組合成單個可執(zhí)行目標(biāo)模塊。它一邊創(chuàng)建可執(zhí)行模 塊，一邊完成重定位以及決定外部參考。連接器的輸入是可重定位的目標(biāo)文件和目標(biāo) 庫文件。 文檔管理器 (archiver)允許你把一組文件收集到一個歸檔文件中。文檔管理器也 允許你通過刪除、替換、提取或添加文件來調(diào)整庫。 運行支持庫 (run time_support libraries)它包括 C編譯器所支持的 ANSI標(biāo)準(zhǔn)運行支 持函數(shù)、編譯器公用程序函數(shù)、浮點運算函數(shù)和 C編譯器支持的 I／ O函數(shù)。 十六進制轉(zhuǎn)換公用程序 (he)【 conversion utility)它把 COFF目標(biāo)文件轉(zhuǎn)換成 1rI— Tagged、 ASCIIhex、 Intel、 MotorolaS或 Tektronix等目標(biāo)格式，可以把轉(zhuǎn)換好 的文件下載到 EPROM編程器中。 絕對列表器 (absolute lister)它輸入目標(biāo)文件，輸出． abs文件，通過匯編． abs文件 可產(chǎn)生含有絕對地址的列表文件。 如果沒有絕對列表器，這些操作將需要冗長乏味的 手工操作才能完成。 交叉引用列表器 (cross__reference lister)它用目標(biāo)文件產(chǎn)生參照列表文件，可顯示 符號及其定義，以及符號所在的源文件。 南京郵電大學(xué) 2021 屆本科生畢業(yè)設(shè)計（論文） 22 3． 4 小結(jié) 本章對課題中所用的 F2812控制板的主要部件做了詳細介紹，包括 CPU，存儲空間和中斷模塊等。對 F2812的開發(fā)軟件環(huán)境 ，這些都是應(yīng)用 F2812的必要工作。 南京郵電大學(xué) 2021 屆本科生畢業(yè)設(shè)計（論文） 23 第四章 頻譜分析原理及其 DSP 實現(xiàn) 頻譜分析實現(xiàn)原理如圖 41所示，信號從信號發(fā)生器產(chǎn)生后先 通過串行接口接收信號，然后信號通過 ADC 進行 AD 采樣，在片內(nèi)進行抗混疊濾波的計算和頻譜分析，分析計算出各項指標(biāo)后通過示波器進行顯示。 由于實際條件的限制，本論文設(shè)計中的實現(xiàn)是直接接收由信號發(fā)生器產(chǎn)生的電壓信號，通過片內(nèi) A/D 轉(zhuǎn)換輸入，而后經(jīng)過軟件抗混疊濾波，然后進行 FFT 變換，再通過 D/A 轉(zhuǎn)換進行輸出。 下面對各 模塊 步驟進行詳細表述。 A/D 轉(zhuǎn)換模塊 F2812內(nèi)嵌一個 12位分辨率、具有流水線結(jié)構(gòu)的 ADC轉(zhuǎn)換模塊。流水線結(jié)構(gòu) ADC，又稱為子區(qū)式 ADC，它是一種高效和強大的模數(shù)轉(zhuǎn) 換器。它能夠提供高速、高分辨率的模數(shù)轉(zhuǎn)換，并且具有令人滿意的低功率消耗和很小的芯片尺寸；經(jīng)過合理的設(shè)計，還可以提供優(yōu)異的動態(tài)特性。 流水線型 ADC由若干級級聯(lián)電路組成，每一級包括一個采樣 /保持放大器、一個低分辨率的 ADC和 DAC以及一個求和電路，其中求和電路還包括可提供增益的級間放大器?？焖倬_的 n位轉(zhuǎn)換器分成兩段以上的子區(qū) (流水線 )來完成。首級電路的采樣 /保持器對輸入信號取樣后先由一個 m位分辨率粗刖 D轉(zhuǎn)換器對輸入進行量化，接著用一個至少 n位精度的乘積型數(shù)模轉(zhuǎn)換器 (MDAC)產(chǎn)生一個對應(yīng)于量化結(jié)果的模 /擬電 平并送至求和電路，求和電路從輸入信號中扣除此模擬電平。并將差值精確放大某一固定增益后關(guān)交下一級電路處理。經(jīng)過各級這樣的處理后，最后由一個較高精度的 K位細 A/D轉(zhuǎn)換器對殘余信號進行轉(zhuǎn)換。將上述各級粗、細 A/D的輸出組合起來即構(gòu)成高精度的 n位輸出。 用 F2812搭建數(shù)據(jù)采集系統(tǒng)時，不必外接 ADC，避免了復(fù)雜的硬件設(shè)計，也同時提供了足夠的處理能力。 頻譜分析 A/D 采樣 抗混疊濾波 信號輸入 頻譜顯示 圖 41 初始實現(xiàn)框圖 南京郵電大學(xué) 2021 屆本科生畢業(yè)設(shè)計（論文） 24 AD 轉(zhuǎn)換器的主要技術(shù)指標(biāo) (1)分辨率 (Resolution)指數(shù)字量變化一個最小量時模擬信號的變化量，定義為滿刻度與 2n的比值．分辨率又稱精度，通常以數(shù) 字信號的位數(shù)來表示。 F2812分辨率為 12位，由 F2812上 12ADC確定。 (2)轉(zhuǎn)換速率 (Conversion Rate)是指完成一次從模擬轉(zhuǎn)換到數(shù)字的 AD轉(zhuǎn)換所需的時間的倒數(shù)。積分型 AD的轉(zhuǎn)換時間是毫秒級屬低速 AD，逐次比較型 AD是微秒級屬中速 AD，全并行 /串并行型 AD可達到納秒級。采樣時間則是另外一個概念，是指兩次轉(zhuǎn)換的間隔。為了保證轉(zhuǎn)換的正確完成，采樣速率 (Sample Rate)必須小于或等于轉(zhuǎn)換速率。因此有入習(xí)慣上將轉(zhuǎn)換速率在數(shù)值上等同于采樣速率也是可以接受的。常用單位是 Ksps和 Msps，表 示每秒采樣千 /百萬次 (kilo/Million Samples per Second)。 F2812的最高采樣頻率為 12． 5 Msps，這是由 F2812上 ADC的最快 80ns的轉(zhuǎn)換時間來決定的。 (3)量化誤差 (Quantizing Error)由于 AD的有限分辨率而引起的誤差，即有限分辨率 AD的階梯狀轉(zhuǎn)移特性曲線與無限分辨率 AD(理想 AD)的轉(zhuǎn)移特性曲線 (直線 )之間的最大偏差。通常是 1個或半個最小數(shù)字量的模擬變化量，表示為 1LSB、1/2LSB。 模數(shù)轉(zhuǎn)換模塊的主要特點 模數(shù)轉(zhuǎn)換模塊 ADC有 16個通道，可配置為 2個獨立的 8通道模塊，分別服務(wù)于事件管理器 A和 B，兩個獨立的 8通道模塊也可以級聯(lián)構(gòu)成一個 16通道模塊。盡管在模數(shù)轉(zhuǎn)換模塊中有多個輸入通道和兩個排序器，但僅有一個轉(zhuǎn)換器件。 F2812的 ADC模塊的功能框圖如圖 44所示。 圖 44 F2812 ADC 模塊功能圖 南京郵電大學(xué) 2021 屆本科生畢業(yè)設(shè)計（論文） 25 兩個 8通道模塊能夠自動排序，每個模塊可以通過多路選擇器 (MUX)選擇 8通道中的任何一個通道：在級聯(lián)模式下，自動排序器將變成 16通道。對于每個通道而言，一旦 ADC轉(zhuǎn)換完成，將會把轉(zhuǎn)換結(jié)果存儲到結(jié)果寄存器 (ADCRESULT)中。自動排序器允許對同一個通道進行多次采樣， 用戶可以完成過采樣算法，這樣可以獲得更高的采樣精度。 ADC模塊主要包括以下特點： 12位模數(shù)轉(zhuǎn)換模塊 ADC。 兩個采樣和保持 (S/H)器。 同時或順序采樣模式。 模擬輸入電壓范圍： OV3V。 快速的轉(zhuǎn)換時間， ADC時鐘可以配置為 25MHz，最高采樣帶寬為 12． 5MSPS。 16通道模擬輸入。 自動排序功能支持 16通道獨立循環(huán)“自動轉(zhuǎn)換”，每次轉(zhuǎn)換的通道可用軟件編程選擇。 排序器可以工作在兩個獨立的 8通道排序器模式，也可以工作在 16通道級聯(lián)模式。 16個結(jié)果寄存器存放 ADC的轉(zhuǎn)換結(jié)果，轉(zhuǎn)換后的數(shù)字量表示為 3 A D C L 04095 ??? 輸入模擬值數(shù)字值 有多個觸發(fā)源啟動 ADC轉(zhuǎn)換 (SOC） S/V：軟件立即啟動： EVA：事件管理器 A(在 EVA中有多個事件源可啟動 AD轉(zhuǎn)換）； EVB：事件管理器 B(在 EVB中有多個事件源可啟動 AD轉(zhuǎn)換）； 外部引腳。 1靈活的中斷控制，允許每個或每隔一個序列轉(zhuǎn)換結(jié)束產(chǎn)生中斷請求。 1排序器可工作在啟動 /停止模式，允許“多個排序觸發(fā)”同步轉(zhuǎn)換。 1 EVA和 EVB可以獨立觸發(fā)，工作在雙觸 發(fā)模式。 1采樣保持 (S/H)采集時間窗口有獨立的預(yù)定標(biāo)控制。 1只有 F2811/F2812芯片的 B版本以后的芯片才有增強的重疊排序器功能。 自動轉(zhuǎn)換排序器的操作原理 南京郵電大學(xué) 2021 屆本科生畢業(yè)設(shè)計（論文） 26 模數(shù)轉(zhuǎn)換模塊 ADC排序器由兩個獨立的 8狀態(tài)排序器 (SEQl和 SEQ2)構(gòu)成，這兩個排序器還可以級聯(lián)構(gòu)成一個 16狀態(tài)的排序器 (SEQ)。這里的狀態(tài)是指排序器內(nèi)能夠完成的 ADC自動轉(zhuǎn)換通道的個數(shù)。單排序器模式 (級聯(lián)構(gòu)成 16狀態(tài) )如圖 45所示，雙排序器模式 (兩個相互獨立的 8狀態(tài) )如圖 46所示。 對于這兩種排 序器模式，模數(shù)轉(zhuǎn)換模塊 ADC 都可以對一系列轉(zhuǎn)換進行自動排序，每次模數(shù)轉(zhuǎn)換模塊收到一個開始轉(zhuǎn)換請求，就能自動地完成多個轉(zhuǎn)換。對于圖 45 單 (16狀態(tài)，級聯(lián) )捧序器模式 圖 46 雙 (兩個 8 狀態(tài)，相互獨立 )排序器模式功能框圖 南京郵電大學(xué) 2021 屆本科生畢業(yè)設(shè)計（論文） 27 每個變換，可通過模擬復(fù)用器選擇 16 個輸入通道中的任何一個。轉(zhuǎn)換結(jié)束后，所選通道轉(zhuǎn)換的數(shù)字量保存到相應(yīng)的結(jié)果寄存器 (ADCRESULTn)中。用戶也可以對同一通道進行多次采樣，從而實現(xiàn)過采樣算法，過采樣模式有利于提高采樣的精度。 在雙排序器連續(xù)采樣模式下，一旦當(dāng)前工作的排序器完成排序，任何一個排序器的掛起 ADC 開始轉(zhuǎn)換都會開始執(zhí)行。例如，假設(shè)當(dāng) SEQl 產(chǎn)生 ADC 開始轉(zhuǎn)換請求時， ADC 正在對 SEQ2 進行轉(zhuǎn)換，完成 SEQ2 的請求后會立即啟動 SEQl。如果 SEQI和 SEQ2 的 SOC 請求都沒掛起，且 SEQI 排序器有更高的優(yōu)先級，這時假如 ADC 模塊正在處理 SEQI， SEQI 和 SEQ2 同時產(chǎn)生 SOC 請求，當(dāng) ADC 完成 SEQl 的有效排序后，將會立即處理新的 SEQI 的轉(zhuǎn)換請求， SEQ2 的轉(zhuǎn)換請求仍然被掛起。 ADC 可以工作在同步采樣模式或者順序采樣模式。對于每一個轉(zhuǎn)換 (或在同步采樣模式中的一對轉(zhuǎn)換 )， CONVxx 聯(lián)位確定采樣和轉(zhuǎn)換的外部模擬量輸入引腳。在順序采樣模式中， CONVxx4 位都用來確定輸入引 腳，最高位確定采用哪個采樣并保持緩沖器，其他 3位定義偏移量。例如，如果 CONVxx 位的值是 0101b， ADCINA5就被選為輸入引腳。如果 CONVxx 的值是 101lb， ADCINB3 被選為輸入引腳。在同步采樣模式， CONVxx 寄存器的最高位不起作用，每個采樣和保持緩沖器對 CONVxx寄存器低 3位確定的引腳進行采樣。例如，如果 CONVxx 寄存器的值是 0110b，ADCINA6 就由采樣和保持器 A(S/HA)來采樣， ADCINB6 由采樣和保持器 B(S/HB)來采樣。如果 CONVH 寄存器的值是 1001b， ADCINA1 由采樣和保持器 A來采樣，ADCINB1 由采樣和保持器 B來采樣。轉(zhuǎn)換器首先轉(zhuǎn)換采樣和保持器 A 中鎖存的電壓量，然后轉(zhuǎn)換采樣和保持器 B 中鎖存的電壓量。采樣和保持器 A轉(zhuǎn)換的結(jié)果保存到當(dāng)前的 ADCRESULTn 寄存器 (如果排序器已經(jīng)復(fù)位， SEQl 的結(jié)果放在ADCRESULT0)。采樣和保持器 B轉(zhuǎn)換的結(jié)果保存在下一個 ADCRESULTn 寄存器 (如果排序器已經(jīng)復(fù)位， SEQl 的結(jié)果放在 ADCRESULTll，結(jié)果寄存器指針每次增加 2。 ADC 時鐘的預(yù)定標(biāo) 外設(shè)時鐘 HSPCLK是通過 ADCTRL3寄存器 的 ADCCLKPS[3： 0]位來分頻的，然后再通過寄存器 ADCTRLl中的 CPS位進行 2分頻。此外， ADC模塊還通過擴展采樣，獲取周期進行調(diào)整信號源阻抗，這由 ADCTRLI寄存器中的 ACQ_PS3_O位控制。這些位并不影響采樣 /保持和轉(zhuǎn)換過程，但通過擴展變換脈沖的長度可以增加采樣時間的長度，如圖 47所示。 南京郵電大學(xué) 2021 屆本科生畢業(yè)設(shè)計（論文） 28 ADC 模塊有幾種時鐘預(yù)定標(biāo)方法。從而產(chǎn)生不同速度的操作時鐘。圖 48 給出了 ADC 模塊的時鐘的選擇方法。 ADC 的內(nèi)核時鐘計算如下： )1]7[10 ] ) / ( 2:D C C L K PS[ 3/( ??? A D C TR LAH S P C LKA D C LK 式 (41) ADC模塊時鐘選擇，如表 。 A/D 轉(zhuǎn)換 F2812 的實現(xiàn) 運用 TMS320F2812片內(nèi)集成的 A/D轉(zhuǎn)換器進行數(shù)據(jù)采集。使用同序采樣模式， 雙序列發(fā)生器模式，內(nèi)核時鐘分頻為 。 程序首先對 A/D進行初始化，當(dāng) A/D非常忙時，主程序進入死循環(huán)；當(dāng) A/D正常轉(zhuǎn)換完畢后，進入中斷服務(wù)子程序。中斷服務(wù)程序?qū)?A/D轉(zhuǎn)換結(jié)果讀入數(shù)組 XCLKIN PLLCR[3:0] HISPCLK ADCTRL[41] ADCTRL[7] ADC_CLK ADCTRL[118] SH 1010b HSPCP=1 ADCLKPS=15 CPS=0 ACQ_PS=0 30MHz 150MHz 75MHz SH脈沖時鐘 =1