【導(dǎo)讀】質(zhì)量和可懂度，而且還將導(dǎo)致語音處理系統(tǒng)性能的急劇惡化。對其進行了仿真，驗證了譜減法在語音增強方面的有效性和可行性。采用DSP進行語音信號處理代表未來語音信號處理的發(fā)展方向，在這種情況下，本文在研究譜減法的基礎(chǔ)上，對算法進行了分析和實現(xiàn)，

　　

【正文】 字信號處理的全部優(yōu)點。 (1)接口方便靈活。 (2)編程方便。 (3)穩(wěn)定性、可靠性好。 (4)精度高。 抗混疊濾波 器 ADC DSP芯片 DAC 抗鏡像濾波 器 輸出 輸入 21 (5)可重 復(fù)性好。 (6)時分復(fù)用。 (7)易于集成。 基于 DSP 實時語音處理系統(tǒng) 語音處理的實時實現(xiàn)可以采取兩種方式 :一種是非脫機系統(tǒng)方式，即將計算機作為實現(xiàn)平臺，在計算機上插上數(shù)字信號處理板來進行語音信號處理，這種方式可在實驗室環(huán)境下進行語音處理技術(shù)的研究 。另一種是運用通用和專用 DSP 芯片以及其他輔助芯片構(gòu)成一個獨立工作的系統(tǒng)，在實際應(yīng)用中大多數(shù)都采用這種實現(xiàn)方式。 基于 DSP 實時語音處理系統(tǒng)的構(gòu)成 一個典型的基于 DSP 芯片的實時語音處理系統(tǒng)如圖 42 所示： 圖 42 典型基于 DSP的實時語音處理系統(tǒng) 輸入語音信號首先進行帶限濾波和抽樣，然后進行模數(shù)變換，將語音信號變換成數(shù)字信號。根據(jù)奈奎斯特抽樣定理，對于低通模擬信號，為了保持信息不丟失，抽樣頻率至少必須是輸入帶限信號最高頻率的 2 倍。因此，對頻率范圍為 3003400Hz 的電話帶寬的語音信號，一般采樣頻率取 8kHz。 DSP 芯片的輸入是 A/D 變換后得到的以抽樣形式表示的語音信號， DSP 芯片對輸入的數(shù)字信號運用語音處理算法進行處理，如語音 增強等，經(jīng)過處理的數(shù)字樣值通過 D/A 變換為模擬值，最后再進行平滑濾波就可以得到連續(xù)的模擬波形。 基于 DSP 實時語音處理系統(tǒng)的設(shè)計過程 圖 43 是基于 DSP 實時語音處理系統(tǒng)設(shè)計的一般過程。 語音輸入 抗混疊濾波 A/D DSP芯片 D/A 平滑濾 波 語音輸出 22 圖 43 基于 DSP實時語音處理系統(tǒng)地設(shè)計流程 基本的設(shè)計過程可以描述如下 定義系統(tǒng)性能指標 在設(shè)計 DSP 語音處理系統(tǒng)之前，首先必須根據(jù)應(yīng)用系統(tǒng)的目標確定系統(tǒng)的性能指標和語音處理的要求。 根據(jù)系 統(tǒng)的要求進行高級語言模擬 一般來說，為了實現(xiàn)系統(tǒng)的最終目標，需要對輸入的語音信號進行適當?shù)奶幚恚幚矸椒ǖ牟煌瑫?dǎo)致不同的系統(tǒng)性能，要得到最佳的系統(tǒng)性能，必須在這一步確定最佳的處理方法，即語音信號處理的算法，因此這一階段也稱為算法模擬或仿真階段。算法模擬所用的輸入數(shù)據(jù)是實際信號經(jīng)采集而獲得的，通常以計算機文件的形式存儲為數(shù)據(jù)文件。 設(shè)計基于 DSP 實時語音處理系統(tǒng) 基于 DSP 實時語音處理系統(tǒng)的設(shè)計包括硬件設(shè)計和軟件設(shè)計兩個方面。 硬件設(shè)計首先要根據(jù)系統(tǒng)運算量的大小、對運算精度的 要求、系統(tǒng)集成成本限制以及體積、功耗等要求選擇一個合適的 DSP 芯片，然后設(shè)計 DSP 芯片的外圍電路及其他電路。 語音處理 應(yīng)用 定義性能系統(tǒng)指標 選擇 DSP 芯片 軟件編程 硬件設(shè)計 軟件調(diào)試 硬件調(diào)試 系統(tǒng)集成 系統(tǒng)測試和調(diào)試 23 軟件設(shè)計和編程主要是根據(jù)系統(tǒng)要求和所選擇的 DSP 芯片編寫相應(yīng)的 DSP 匯編程序，若系統(tǒng)運算量不大且有高級語言 (如 C 語言 )編程。在實際應(yīng)用中，常常采用高級語言和匯編語言的混合編程方法，即在算法運算量大的地方，用手工編寫的方法編寫匯編語言，而運算量不大的地方則采用高級語言。采用這種方法，即可縮短軟件開發(fā)的周期，提高程序的可讀性和可移植性，又能滿足系統(tǒng)實時運算的要求。 軟件調(diào)試 DSP 硬件和軟件設(shè)計完成后，就需要進行硬件和軟件的調(diào)試。 軟件的調(diào)試一般借助于 DSP 開發(fā)工具，如軟件模擬器， DSP 開發(fā)系統(tǒng)或仿真器等。調(diào)試 DSP 算法時一般采用將實時程序和模擬結(jié)果進行比較的方法，如果實時程序和模擬程序的輸入相同，則兩者若輸出應(yīng)該一致。 硬件調(diào)試一般采用硬件仿真器進行調(diào)試，若硬件系統(tǒng)不是十分復(fù)雜，也可借助于一般的工具進行調(diào)試。 獨立系統(tǒng)運行 系統(tǒng)的軟件和硬件調(diào)試完成后， 可以將軟件脫離開發(fā)系統(tǒng)而直接在應(yīng)用系統(tǒng)上運行。當然， DSP 應(yīng)用系統(tǒng)的開發(fā)，特別是軟件開發(fā)是一個需要反 復(fù)進行的過程，雖然通過算法模擬基本上可以知道實時系統(tǒng)的性能，但實際上模擬系統(tǒng)不可能作到與實時系統(tǒng)環(huán)境完全一致，而且將模擬算法移植到實時系統(tǒng)時，必須考慮算法是否能實時運行的問題。如果算法運算量太大不能在硬件上實時運行，則必須重新修改或簡化算法。 基于 DSP 實時語音處理系統(tǒng)的開發(fā)工具 圖 43 是基于 DSP 實時語音處理系統(tǒng)的設(shè)計流程，根據(jù)該設(shè)計流程，要開發(fā)一個完整的基于 DSP 實時語音處理系統(tǒng)，需要借助于許多硬件開發(fā)工具，表 中列出了可能需要的開發(fā)工具。 24 表 開發(fā)語音處理 系統(tǒng)需要的工具 開發(fā)步驟 開發(fā)內(nèi)容 開發(fā)工具支持 硬件支持 軟件支持 1 算法模擬 計算機 C 語音、 MATLAB 語音等 2 DSP 軟件編程 計算機 編譯器 3 DSP 軟件調(diào)試 計算機、 DSP 硬件仿真器等 DSP 代碼生成工具、 DSP 代碼調(diào)試工具 4 DSP 硬件設(shè)計 計算機 電路設(shè)計軟件 5 DSP 硬件調(diào)試 計算機、 DSP 硬件仿真器、示波器、信號發(fā)生器、邏輯分析儀等 相關(guān)支持軟件 6 系統(tǒng)集成 計算機、 DSP 硬件仿真器、編程器、示波器、信號發(fā)生器、邏輯分析儀等 相關(guān)支持軟件 其中，有些工具也不一定是必備的，也有些是可選的。如算法模擬時可以用 C 語言或 MATLAB 軟件，還可以用其他程序設(shè)計語言編制應(yīng)用程序。而如果有 (CCSCode Composer Studio)工具軟件，由于它是一個集成的開發(fā)環(huán)境，因此包括了編輯、編譯、匯編、鏈接、軟件模擬、調(diào)試等幾乎需要的軟件，后面將對 CCS 做詳細的介紹。 25 第五章 基于譜減法的語音增強在 DSP 環(huán)境下的實現(xiàn) 基于譜減法的語音增強在 DSP 環(huán)境下實時實現(xiàn)系統(tǒng)的硬件組成 硬 件是軟件設(shè)計的基礎(chǔ)，在介紹軟件設(shè)計與開發(fā)之前，在這里我們首先對系統(tǒng)的硬件組成做一介紹。 實時譜減法語音增強系統(tǒng)的硬件介紹 伴隨著可編程 DSP 芯片的誕生及后續(xù)的迅速發(fā)展，數(shù)字語音處理技術(shù)大量地應(yīng)用于系統(tǒng)開發(fā)中，并在很大程度上推動了語音信號處理技術(shù)的發(fā)展，進而使得許多語音處理的經(jīng)典算法也因 DSP 的發(fā)展而得以實時實現(xiàn)。 TMS320C54x 系列是 TI 為實現(xiàn)低功耗 ， 高性能而專門設(shè)計的定點 DSP 芯片。其主要應(yīng)用于無線通信等應(yīng)用系統(tǒng)。 C54x 采用先進的修正哈佛結(jié)構(gòu)和八條總線，使處理器的性能大大提高。其獨立的程序和數(shù)據(jù)總線提供了高度的并行操作，允許同時訪問程序存儲器和數(shù)據(jù)存儲器，并且具有并行存儲和專門用處的指令可以利用這種并行結(jié)構(gòu)。另外，在 C54x 中，數(shù)據(jù)可以在數(shù)據(jù)空間和程序空間之間進行傳送。這種并行操作提供了強大的算術(shù)、邏輯和位操作指令集，并且這些操作可以在一個機器周期中執(zhí)行。還有， C54x 還包括管理中斷、重復(fù)操作和函數(shù)調(diào)用的控制機制。 C54x 的內(nèi)部硬件結(jié)構(gòu)包括如下功能單元 : ① 中央處理單元 (CPU)。 C54x 所有芯片的 CPU 都相同，可以高速地進行并行的算術(shù)運算和邏輯運算。 ② 內(nèi)部總線結(jié)構(gòu)。 C54x 有八條 16 位總線，包括一條程序總線、三條數(shù)據(jù)總線和四條地址總線，因此，可以在每個指令周期內(nèi)產(chǎn)生兩個數(shù)據(jù)存儲地址，也從而大大提高了芯片的并行數(shù)據(jù)處理速度。 ③ 特殊功能寄存器。 C54x 共有 26 個特殊功能寄存器，這些寄存器位于一個具有特殊功能的 CPU 映射存儲區(qū)內(nèi)，它們用于對片內(nèi)各功能模塊進行控制、訪問和其他管理。 ④ 數(shù)據(jù)存儲器 RAM. C54x片內(nèi)的數(shù)據(jù)存儲器 RAM 分為兩類 :一類是每個指令周期內(nèi)可以進行兩次存取操作的雙訪問 RAM (DARAM )。另一類是每個指令周期只能進行26 一次存取操作的單訪問 RAM (SARAM )。不同型號的 C54x 的 DARAM 和 SARAM 的容量和存取速度不同。 ⑤ 程 序存 儲器 ROM. C54x 的 片 內(nèi) 程序 存 儲器 有片 內(nèi) ROM 、雙訪問RAM(DARAM )、單訪問 RAM (SARAM )、雙訪問和單訪問可共享的 RAM(可通過軟件配置為程序存儲空間 )。大部分 C54x 可尋址 64K 字 16 位程序存儲空間。 ⑥ I/O 端口。所有 C54x 只有兩個通用 I/O。為了訪問更多的通用 I/O，可以對主機通信并行接口和同步串行接口進行配置，以用作通用 I/O。另外，還可以擴展外部I/O,C54x 可以訪問 64K 字的 I/O 。 ⑦ 主機通信接口 (HPI Host Port Interface)。 HPI 提供與主處理器接口的并行接口。通過 C54x的片內(nèi)存儲器實現(xiàn) C54x和主處理器之間的信息交換。不同型號的 C54x,HPI配置不同。 ⑧ 串行接口。 C54x 的串行接口分為四種 :同步串行接口、帶緩沖的同步串行接口(BSP, Buffered Serial Port)、多通道緩沖串口 (McBSP, Multichannel BSP)和時分復(fù)用(TDM)串行接口。 ⑨ 定時器。 C54x 都具有一個或兩個預(yù)定標的片內(nèi)定時器。它是一個倒數(shù)計數(shù)器，可以 由專門的狀態(tài)位編程實現(xiàn)停止、重啟動、復(fù)位和禁止。重要的是可以利用定時器產(chǎn)生周期性的 CPU 中斷或脈沖輸出。每當計數(shù)器減至 0 時，會產(chǎn)生一個定時器中斷，同時在下一個周期計數(shù)器被定時周期值重新裝載。 ⑩ 中斷系統(tǒng)。 C54x 的中斷可以由硬件驅(qū)動 (硬件中斷 )或軟件驅(qū)動 (軟件中斷 )。當產(chǎn)生中斷后， C54x 會掛起主程序，跳轉(zhuǎn)執(zhí)行中斷對應(yīng)的中斷服務(wù)程序 (ISR, Interrupt Service Routine)。 正是由于 C54x 具有以上的功能結(jié)構(gòu)，所以 C54x 也因此具有如下的特點 : 。運算速度為 30532MIPS。 CPU 結(jié)構(gòu)。 。 C54x 可以在 ， ， 甚至 的低電壓下工作，三個低功耗方式 (IDLE1， IDLE2， IDLE3)可以節(jié)省 DSP 的功耗， C54x 特別適合于無線移動設(shè)備。 。除了標準的串行口和時分復(fù)用 (TDM)串行口外，還提供自動緩沖串行口 BSP、多通道緩沖串行口 McBSP 和與外部處理器通信的 HPI 接口。 27 CCS (Code Composer Studio) DSP 集成開發(fā)環(huán)境 CCS 是 TI 公司推出的 DSP 集成開發(fā)環(huán)境。它將代碼生成工具和代碼調(diào)試工具集成于一體，提供了軟件開發(fā)、程序調(diào)試和系統(tǒng)仿真環(huán)境，結(jié)合仿真器等硬件調(diào)試工具，用 戶可以通過 CCS 平臺對硬件進行調(diào)試、程序仿真和開發(fā)。 CCS 不但支持匯編語言，而且還支持用 C/C++語言編寫的程序的調(diào)試和開發(fā)。圖 51 給出了 CCS 的功能框圖。 圖 51 CCS的功能框圖 基于譜減法的語音增強在 DSP環(huán)境下的實時實現(xiàn) 系統(tǒng)的工作原理 在本系統(tǒng)中，采用 TMS320VC5416 DSP 和 TLV320AIC23 Code。組成實時系統(tǒng)。在這里首先對系統(tǒng)的工作過程和工作 原理在總體上做一說明。 內(nèi)部集成了輸入抗混疊濾波器、 ADC、 DAC 和輸出重構(gòu)濾波器的 AIC23 編解碼芯片接收從麥克風輸入接口進入的模擬音頻信號，在經(jīng)過輸入抗混疊濾波器后，由ADC 進行 8kHz, 16bit 的采樣轉(zhuǎn)換為串行數(shù)字信號，然后由 AIC23 編解碼芯片的串行通信口送入 C5416 的 McBSPO 串口。在 McBSPO 串口的數(shù)據(jù)接收通道，數(shù)據(jù)經(jīng)過三級緩沖后由 DMA4 將數(shù)據(jù)按每單元 16bit(即一個采樣值 )搬運到在 DSP 中開辟的以6000h 為基地址的容量為 128x 16bit 的環(huán)形數(shù)據(jù)緩沖區(qū) (由于 C5416 是一款定點 DSP芯片，則每個存儲單元中存放的都為 16bit 的整數(shù)采樣值 )，當 64 個整數(shù)采樣值由DMA4 搬進環(huán)形數(shù)據(jù)緩沖區(qū) (即環(huán)形數(shù)據(jù)緩沖區(qū)半滿，此時地址為 603Fh)時， DMA4向等待中斷狀態(tài)的 CPU 發(fā)送 DMA 中斷， CPU 響應(yīng)中斷進入中斷服務(wù)程序 (ISR)，同設(shè)計 概念性規(guī)劃 編程和編譯 創(chuàng)建工程文件 編寫源