【導(dǎo)讀】采集，存儲和回放功能。其中DSP芯片采用美國TI公司生產(chǎn)的TMS320VC5416-160型號，語。音采集芯片為具有智能化的TLC320AD50C。本課題的任務(wù)與要求如下：。1．通過查閱相關(guān)資料，掌握DSP軟硬件設(shè)計原理和設(shè)計方法。相關(guān)知識，收集資料，填寫開題報告。根據(jù)設(shè)計方案，購買元器件并設(shè)計電路，檢查錯誤并進(jìn)行實驗。目前，由于具有運(yùn)算速度快、片上資源豐富和能夠?qū)崿F(xiàn)復(fù)雜的線性和非線性算法等特性，理技術(shù)方面顯得尤為突出。但是語音處理算法實現(xiàn)的前提是語音信號的錄入和存儲。能夠掌握DSP硬件設(shè)計的基本方法，為今后從事DSP方面產(chǎn)品開發(fā)打下堅實的基礎(chǔ)?？斓膶W(xué)科之一，并且日趨完善和成熟。可廣泛應(yīng)用于安全防護(hù)，用戶甄別等產(chǎn)品中。同時必須能夠熟練操作TI的DSP開發(fā)環(huán)境CCS，及Protel的使用方法，在電?？刂啤x器儀表、醫(yī)療設(shè)備、家用電器等眾多領(lǐng)域獲得了廣泛的應(yīng)用。度較快，目前已完成大部分任務(wù)。

　　

【正文】 第 11 頁 圖 TPS73HD301 設(shè)計參考 可以看到該芯片 的輸出電平是由電阻 R1 控制 1 路電壓，電阻 R2 控制 2 路電壓，該電阻的選擇遵循以下公式： 式 R R2 與輸出電壓的關(guān)系 通過計算可得 R1 選擇 56K 電阻 R2 選擇 169K 電阻可以得到 1 路 2 路 輸出，同時值得注意的是 R1 與 R2 電阻需要選擇精度為 1%的電阻，否則可能會出現(xiàn)輸出電壓偏差。 圖 本設(shè)計中 的 TPS73HD301 模塊電路 在 LAYOUT 時 同 樣 要注意元件擺放 和散熱問題，需要注意的是 TPS73HD301 芯片背面為金屬結(jié)構(gòu)設(shè)計，布線時需要在背面打通孔時需要注意覆阻焊層。 西安文理學(xué)院本科畢業(yè)設(shè)計（論文） 第 12 頁 存儲模塊 設(shè)計 在設(shè)計存儲模塊時必須先要完全理解 TMS320VC5416 的內(nèi)部存儲結(jié)構(gòu)，這樣才可以正確的進(jìn)行擴(kuò)展存儲空間的設(shè)計。 VC54x 的存儲空間可以分為 3 個可單獨(dú)選擇的空間：程序、數(shù)據(jù)、 I/O 空間。這三個空間的總線地址范圍為 192K（有的器件外部程序存儲空間可擴(kuò)展到 8M 字）。程序存儲器空間存放要執(zhí)行的指令和執(zhí)行中所用的系數(shù)表。數(shù)據(jù)存儲器空間存放執(zhí)行指令所要用的數(shù)據(jù)。 I/O 存儲器空間可與存儲器映像外圍設(shè)備接口，也可以作為附加的數(shù)據(jù)存儲器空間使用。 圖 TMS320VC5416 存儲器 空間分配圖 在設(shè)計中我們首先需要考慮的問題是外部程序存放到何處才能實現(xiàn)掉電不丟失 ， 并且 能實現(xiàn)上電自舉加載且自動運(yùn)行， 如圖 我們可以看到， TMS320VC5416自舉加載的選擇過程 。 在硬件復(fù)位器件，如果 VC54X 的 MP/MC 引腳為高電平，表示 DSP 設(shè)置為微處理器工作方式，則從外部程序存儲器 0FF80h 起執(zhí)行用戶程序；若 MP/MC為低電平，表示 DSP設(shè)置為微型計算機(jī)工作方式，則從片內(nèi) ROM的 0FF80h起執(zhí)行選擇自舉方式的程序 。在片內(nèi) ROM 的 0FF80h 地址上，有一條分支轉(zhuǎn)移指令，以啟動 ROM 中存放的自舉加 載器程序。 西安文理學(xué)院本科畢業(yè)設(shè)計（論文） 第 13 頁 圖 TMS320VC5416 自舉加載方式的選擇過程 在設(shè)計上選擇通用的外擴(kuò) FLASH 的方法進(jìn)行程序的存放， AM29LV800B 為 8M FLASH， 在結(jié)構(gòu)上該 FLASH 為地址總線與數(shù)據(jù)總線是分開的，所以我們可以斷定為該程序加載的方式為圖中的 Parallel boot 方式即并行口自舉加載。在設(shè)計中需要將DSP 部分引腳進(jìn)行如下配置 ： 1. MP/MC=0 2. INT2=1 3. INT3=1 西安文理學(xué)院本科畢業(yè)設(shè)計（論文） 第 14 頁 整個啟動運(yùn)行過程如下圖： 圖 上電從 FLASH 自舉加載的全過程 關(guān)于寄存器的詳細(xì)設(shè) 置 、 FLASH 的操作方法、時序 及 BOOT 表的構(gòu)造方法請參見第 五 章軟件部分。 圖 FLASH 模塊電路設(shè)計 圖 SRAM 模塊電路設(shè)計 IS61LV25616 為 256 16 SRAM，用作擴(kuò)展 DSP 程序空間或數(shù)據(jù)空間。在硬件電路上可由用戶手動配置存儲器工作方式。在讀寫信號的處理上使用了 CD4069 反向芯片，使讀寫信號相分離可直接接入存儲芯片，這樣的設(shè)計省去了 CPLD/FPGA芯片。 如果為了更加簡化設(shè)計可以直接使用晶體管工作在開關(guān)方式來實現(xiàn)反向信號。 西安文理學(xué)院本科畢業(yè)設(shè)計（論文） 第 15 頁 圖 存儲方式配置 圖 讀寫信號控制 在存儲電路設(shè)計中布線時首要考慮的問題就是高速電路中控制信號等長線的問題，舉例來說若果讀寫控制信號和數(shù)據(jù)信號長度相差太多，等讀寫信號到達(dá) 存儲器端 后 一段時間后 ，數(shù)據(jù)信號還沒有到， 在此等待期間如果第二個讀寫信號出現(xiàn)，但數(shù)據(jù)信號并沒有跟上，則會在硬件上出現(xiàn)時序錯誤，這樣的問題如果不注意，是非常難處理的， 在 設(shè)計中我們可以考慮走蛇形線等方式來解決此問題 ，這需要根據(jù)布線工具來選擇方法，在本設(shè)計中使用的 是 Protel DXP 進(jìn)行繪圖，需要自行根據(jù)實際需要調(diào)節(jié)長度 。 圖 存儲器高速設(shè)計中走線等長設(shè)計 DSP 外圍電路設(shè)計 DSP 外圍設(shè)計包含 DSP 時鐘震蕩信號、復(fù)位信號、工作方式、時鐘方式設(shè)定等。在 DSP 時鐘信號設(shè)計時選用 20M 無源時鐘晶體震蕩器，由內(nèi)部振蕩電路配合產(chǎn)生時鐘信號，由程序控制 PLL 倍頻實現(xiàn)不同頻率工作， 5416 可達(dá) 160MHz。 DSP 復(fù)位信號電路提供上電復(fù)位功能并可以手動復(fù)位。工作方式和 PLL 倍頻方式可由硬件預(yù)置。 西安文理學(xué)院本科畢業(yè)設(shè)計（論文） 第 16 頁 圖 時鐘信號 設(shè)計 圖 時鐘及濾波電容走線設(shè)計 在時鐘電路設(shè)計時需要注意到得是 ， 無 源 晶體振蕩的引腳必須經(jīng)過 10~30pF 的高頻濾波電容然后接地，而且電容需要緊靠晶體振蕩器， 振蕩器引腳需要緊靠 DSP器件振蕩信號輸入引腳，值得注意的是如果使用的是有源晶體振蕩器，則只需接X2/CLKIN 引腳即可。 同樣需要注意的是 DSP 濾波電容需要緊貼各個電源入口引腳，如圖 。 圖 復(fù)位電路設(shè)計 圖 時鐘 頻率 及 工作 方式 選擇設(shè)計 在復(fù)位電路設(shè)計中，采用大電容充放電延時的原理實現(xiàn)上電復(fù)位和手動按鍵復(fù)位，如果想提高電路穩(wěn)定性，設(shè)計中可以直接使用 MAX811 等復(fù)位芯片，可節(jié)約一些布線面積。 西安文理學(xué)院本科畢業(yè)設(shè)計（論文） 第 17 頁 圖 PLL 倍頻模式選擇 如圖 所示，本設(shè)計中采用用戶選擇方式來設(shè)置啟動方式，用戶可根據(jù)圖 來選擇的 PLL 倍頻模式，實現(xiàn) 10Mhz160Mhz 的頻率選擇 。 建議用戶設(shè)置 MP/MC=0這樣文中說到的 FLASH 自舉加載啟動方式才可用。 顯示模塊 MAX7219 是串 行驅(qū)動 8 位共陰數(shù)碼管芯片，本設(shè)計采用 McBsp0 串行口與該芯片連接， McBsp0 數(shù)據(jù)發(fā)送端接 DIN， FS 發(fā)送端接片選信號， CLK 為時鐘信號，串口工作在 SPI 模式。本設(shè)計中該顯示模塊僅供調(diào)試使用。 圖 顯示電路設(shè)計 圖 四聯(lián)數(shù)碼管電路設(shè)計 在設(shè)計中需要注意的 是 MAX7219 為動態(tài)驅(qū)動數(shù)碼管方式，這樣功耗可以降到最低，并且數(shù)碼管內(nèi)部擁有亮度調(diào)節(jié)寄存器可以將亮度調(diào)節(jié)在 16 個不同的等級，但是盡管如此在最低亮度狀態(tài)時，驅(qū)動 8 個數(shù)碼管時的功耗也略顯 大 ，并且亮度較 高，在不要求很高的亮度時我們可以考慮加入限流電阻來解決此問題，連接方法就是在每個單獨(dú)的數(shù)碼管的段選入口處串聯(lián)一個電阻，電阻大小可以為 100ohm~1kohm 不等，可以按實際需求選擇，這里推薦 470ohm 為最佳 。關(guān)于 MAX7219 各個寄存器操作以及時序配置請參考第 五 章軟件部分。 西安文理學(xué)院本科畢業(yè)設(shè)計（論文） 第 18 頁 圖 四聯(lián)數(shù)碼管封裝設(shè)計 四聯(lián)數(shù)碼管 在 LAYOUT 時最需要注意的是四聯(lián)數(shù)碼管的封裝引腳與 MAX7219顯示芯片引腳相連接的問題，需要考慮到共陰極方式各引腳的定義，還有顯示方向顯示順序問題，這里十分容易出錯需要多考慮一下，萬 一出現(xiàn)順序錯誤，顯示方向混亂等問題，可以考慮在驅(qū)動程序上稍加改變 來解決問題， 省去了硬件改動的麻煩。 MAX7219 芯片在 LAYOUT 時 DIN， FS， CLK 引腳的走線方式需要多加注意，由于是串口方式通信速率可能不會太高，可以不用嚴(yán)格按照等長走線這樣的要求來布線，但是 CLK 引腳要求比較嚴(yán)格，在設(shè)計時最好不要走線過長，不要與其他以易產(chǎn)生干擾的器件靠近，這樣可以保證時鐘信號穩(wěn)定。另外 MAX7219 的電源入口濾波電容同樣需要靠近電源引腳。 語音放大模塊 需要采樣的語音信號由自帶 MIC 或者線路輸入，經(jīng) TLC2272 放大，硬件設(shè)置放大倍數(shù)為 10 倍 ，圖 中 R R37 之比 ，由于 AD50 需要輸入差分信號，所以需要再將已放大信號分為兩路，一路作為 AD50 正向輸入端，另一路送入 TLC2272 進(jìn)行單倍放大作為反向輸入信號送入 AD50。另外還需要設(shè)計電路為 TLC2272提供 電源。 圖 TLC2272 信號放大 由于 AD50 信號處理后輸出阻抗為 600 ohm，輸出功率達(dá)不到一般使用要求，所西安文理學(xué)院本科畢業(yè)設(shè)計（論文） 第 19 頁 以需加入 LM386 功率放大器使阻抗變換為 8 ohm，達(dá)到阻抗匹配的效果，即輸出功率足夠大，這樣既可直接驅(qū) 動一般放音設(shè)備。 圖 LM386 功率放大 在 供電電路設(shè)計中采用了最簡單的電阻分壓方式設(shè)計，由于本設(shè)計中的 電源僅作為放大器的參考電平使用，所以設(shè)計中沒必要增加復(fù)雜的電壓轉(zhuǎn)換器件，但是為了獲得精準(zhǔn)的 電平，分壓電阻的選擇必須合適，經(jīng)計算選擇 1%的電阻為最佳，并在實際使用中電阻 R4 R44 必須經(jīng)過測量，選擇阻值最為接近的一組進(jìn)行焊裝。 圖 2. 5V 電源設(shè)計 語音信號處理電路在 LAYOUT 時需要注意多點(diǎn)問題，在 DSP 語音處理設(shè)計中首要考慮到的問題就 是數(shù)字信號和模擬信號分離的問題，因為在數(shù)字信號傳輸時頻率較高，并且為非連續(xù)信號，非常容易對模擬信號產(chǎn)生干擾，如果將數(shù) 字音頻信號與模擬音頻信號不做分離處理則會出現(xiàn)語音失真的現(xiàn)象。 在設(shè)計中我們采用數(shù)字地 與模擬地分離的方法，將數(shù)字地與模擬地進(jìn)行一點(diǎn)連接處理，采用電感磁珠或者 0ohm電阻進(jìn)行連接均可。模擬信號語音放大部分元件布局一定要緊湊，遠(yuǎn)離易產(chǎn)生干擾的原件，使用大面積模擬地進(jìn)行保護(hù)處理如圖 。 西安文理學(xué)院本科畢業(yè)設(shè)計（論文） 第 20 頁 圖 模擬地數(shù)字地分離設(shè)計 語音轉(zhuǎn)換模塊 本設(shè)計采用 TLC320AD50C 芯片 進(jìn)行 語音信號的 AD/DA 轉(zhuǎn)換，與 DSP 端通信采用 McBsp1 多緩沖通道 串口 進(jìn)行 數(shù)據(jù) 的收發(fā)， AD50 芯片的內(nèi)部結(jié)構(gòu)如圖 。 圖 AD50 內(nèi)部結(jié)構(gòu)圖 參考 AD50 的內(nèi)部結(jié)構(gòu)我們可以明確設(shè)計思路，圖 最上面第一通道為模擬信號輸入監(jiān)控通道，第二通道為模擬信號轉(zhuǎn)化為數(shù)字信號 A/D 通道，第三通道為數(shù)西安文理學(xué)院本科畢業(yè)設(shè)計（論文） 第 21 頁 字信號轉(zhuǎn)化為模擬信號 D/A 通道，最下面一路是 AD50 的工作頻率和采樣頻率控制通道。在設(shè)計中可以考慮采用 的有源晶振作為 MCLK 時鐘的輸入，為保證震蕩源不易受干擾，在晶振 Vcc 引腳接電源時串 一個電感磁珠，并且在振蕩信號輸出引腳串接一個 ohm 的電阻，這樣可消除自激振蕩。 A/D 與 D/A 的采樣頻率為 MCLK/（ 128*N） Hz 其中 N 值為 AD50C 的第 4 個寄存器 4~6 位所設(shè)。 圖 晶振 在引腳連接時需注意，為保證復(fù)位可靠， AD50 的 RESET 引腳接入 DSP 的 XF引腳，復(fù)位信號需要由軟件控制 ,設(shè)計中采用軟件 2 次通訊方式傳輸數(shù)據(jù)，所以 FC引腳需接地 ,工作在主芯片模式所以 M/S 應(yīng)接高電平，輸入輸出信號全為差分方式，輸出直接接單向即可。 圖 AD50 模塊設(shè) 計 由于 AD50 內(nèi)部處理是模擬信號和數(shù)字信號并存的，所以 在 LAYOUT 設(shè)計時需要注意模擬信號與數(shù)字信號分離的問題， 細(xì)節(jié)請參考前文。 外圍接口 外圍接口包含 JTAG 接口，語音輸入輸出接口，以及 DSP 擴(kuò)展接口。其中需要指出的是， JTAG 仿真口在設(shè)計時必須要在 EMU0 及 EMU1 引腳加入 10K 上拉電阻，西安文理學(xué)院本科畢業(yè)設(shè)計（論文） 第 22 頁 否則可能會出現(xiàn)計算機(jī)不識別等現(xiàn)象。語音輸入信號采用紅色插口，輸出信號采用青色插口方便識別。 圖 JTAG 接口設(shè)計 圖 音頻輸入接口設(shè) 計 音頻輸出接口中在一般情況下接 8ohm 輸出即可達(dá)到大部分放音設(shè)備的需求，考慮到擴(kuò)展使用的情況，將 600ohm 輸出與 8ohm 輸出進(jìn)行跳線方式接至輸出接口。 圖 音頻輸出接口設(shè)計 另外 DSP 外圍擴(kuò)展接口的定義請參見附錄。 按鍵設(shè)計 DSP 按鍵接口設(shè)計時通常是加入 CPLD/FPGA，使 DSP 方便驅(qū)動，由于本設(shè)計有 4 個按鍵，為節(jié)省 CPLD/FPGA 等芯片，采用單按鍵直接接入 DSP 中斷引腳從而使設(shè)計簡化，所以外部中斷 03 直接對應(yīng) 4 個按鍵中斷。 在設(shè)計中考慮到按鍵抖動的問題，特設(shè)計為硬件防抖 ，通過在按鍵端加入電容，對抖動波紋進(jìn)行積分緩沖處理來實現(xiàn)硬件防抖，這里電容容值的大小與系統(tǒng)運(yùn)行的時鐘頻率有關(guān)，可以通過計算得知電容選擇在 103~104 為最佳。另外如果用戶為節(jié)省器件或者簡化設(shè)計，可以不裝 這樣的電容，在軟件設(shè)計時采用軟件防抖的方法，具體思路是，檢測按鍵后延時