【正文】 圖 時鐘信號 設計 圖 時鐘及濾波電容走線設計 在時鐘電路設計時需要注意到得是 ， 無 源 晶體振蕩的引腳必須經(jīng)過 10~30pF 的高頻濾波電容然后接地，而且電容需要緊靠晶體振蕩器， 振蕩器引腳需要緊靠 DSP器件振蕩信號輸入引腳，值得注意的是如果使用的是有源晶體振蕩器，則只需接X2/CLKIN 引腳即可。 建議用戶設置 MP/MC=0這樣文中說到的 FLASH 自舉加載啟動方式才可用。關于 MAX7219 各個寄存器操作以及時序配置請參考第 五 章軟件部分。 語音放大模塊 需要采樣的語音信號由自帶 MIC 或者線路輸入，經(jīng) TLC2272 放大，硬件設置放大倍數(shù)為 10 倍 ，圖 中 R R37 之比 ，由于 AD50 需要輸入差分信號，所以需要再將已放大信號分為兩路，一路作為 AD50 正向輸入端，另一路送入 TLC2272 進行單倍放大作為反向輸入信號送入 AD50。 圖 2. 5V 電源設計 語音信號處理電路在 LAYOUT 時需要注意多點問題，在 DSP 語音處理設計中首要考慮到的問題就 是數(shù)字信號和模擬信號分離的問題，因為在數(shù)字信號傳輸時頻率較高，并且為非連續(xù)信號，非常容易對模擬信號產(chǎn)生干擾，如果將數(shù) 字音頻信號與模擬音頻信號不做分離處理則會出現(xiàn)語音失真的現(xiàn)象。 圖 AD50 內(nèi)部結構圖 參考 AD50 的內(nèi)部結構我們可以明確設計思路，圖 最上面第一通道為模擬信號輸入監(jiān)控通道，第二通道為模擬信號轉化為數(shù)字信號 A/D 通道，第三通道為數(shù)西安文理學院本科畢業(yè)設計（論文） 第 21 頁 字信號轉化為模擬信號 D/A 通道，最下面一路是 AD50 的工作頻率和采樣頻率控制通道。 圖 AD50 模塊設 計 由于 AD50 內(nèi)部處理是模擬信號和數(shù)字信號并存的，所以 在 LAYOUT 設計時需要注意模擬信號與數(shù)字信號分離的問題， 細節(jié)請參考前文。 圖 JTAG 接口設計 圖 音頻輸入接口設 計 音頻輸出接口中在一般情況下接 8ohm 輸出即可達到大部分放音設備的需求，考慮到擴展使用的情況，將 600ohm 輸出與 8ohm 輸出進行跳線方式接至輸出接口。另外如果用戶為節(jié)省器件或者簡化設計，可以不裝 這樣的電容，在軟件設計時采用軟件防抖的方法，具體思路是，檢測按鍵后延時在做檢。 按鍵設計 DSP 按鍵接口設計時通常是加入 CPLD/FPGA，使 DSP 方便驅動，由于本設計有 4 個按鍵，為節(jié)省 CPLD/FPGA 等芯片，采用單按鍵直接接入 DSP 中斷引腳從而使設計簡化，所以外部中斷 03 直接對應 4 個按鍵中斷。其中需要指出的是， JTAG 仿真口在設計時必須要在 EMU0 及 EMU1 引腳加入 10K 上拉電阻，西安文理學院本科畢業(yè)設計（論文） 第 22 頁 否則可能會出現(xiàn)計算機不識別等現(xiàn)象。 A/D 與 D/A 的采樣頻率為 MCLK/（ 128*N） Hz 其中 N 值為 AD50C 的第 4 個寄存器 4~6 位所設。模擬信號語音放大部分元件布局一定要緊湊，遠離易產(chǎn)生干擾的原件，使用大面積模擬地進行保護處理如圖 。 圖 TLC2272 信號放大 由于 AD50 信號處理后輸出阻抗為 600 ohm，輸出功率達不到一般使用要求，所西安文理學院本科畢業(yè)設計（論文） 第 19 頁 以需加入 LM386 功率放大器使阻抗變換為 8 ohm，達到阻抗匹配的效果，即輸出功率足夠大，這樣既可直接驅 動一般放音設備。 MAX7219 芯片在 LAYOUT 時 DIN， FS， CLK 引腳的走線方式需要多加注意，由于是串口方式通信速率可能不會太高，可以不用嚴格按照等長走線這樣的要求來布線，但是 CLK 引腳要求比較嚴格，在設計時最好不要走線過長，不要與其他以易產(chǎn)生干擾的器件靠近，這樣可以保證時鐘信號穩(wěn)定。本設計中該顯示模塊僅供調(diào)試使用。 圖 復位電路設計 圖 時鐘 頻率 及 工作 方式 選擇設計 在復位電路設計中，采用大電容充放電延時的原理實現(xiàn)上電復位和手動按鍵復位，如果想提高電路穩(wěn)定性，設計中可以直接使用 MAX811 等復位芯片，可節(jié)約一些布線面積。 DSP 復位信號電路提供上電復位功能并可以手動復位。 如果為了更加簡化設計可以直接使用晶體管工作在開關方式來實現(xiàn)反向信號。在設計中需要將DSP 部分引腳進行如下配置 ： 1. MP/MC=0 2. INT2=1 3. INT3=1 西安文理學院本科畢業(yè)設計（論文） 第 14 頁 整個啟動運行過程如下圖： 圖 上電從 FLASH 自舉加載的全過程 關于寄存器的詳細設 置 、 FLASH 的操作方法、時序 及 BOOT 表的構造方法請參見第 五 章軟件部分。 圖 TMS320VC5416 存儲器 空間分配圖 在設計中我們首先需要考慮的問題是外部程序存放到何處才能實現(xiàn)掉電不丟失 ， 并且 能實現(xiàn)上電自舉加載且自動運行， 如圖 我們可以看到， TMS320VC5416自舉加載的選擇過程 。這三個空間的總線地址范圍為 192K（有的器件外部程序存儲空間可擴展到 8M 字）。 西安文理學院本科畢業(yè)設計（論文） 第 11 頁 圖 TPS73HD301 設計參考 可以看到該芯片 的輸出電平是由電阻 R1 控制 1 路電壓，電阻 R2 控制 2 路電壓，該電阻的選擇遵循以下公式： 式 R R2 與輸出電壓的關系 通過計算可得 R1 選擇 56K 電阻 R2 選擇 169K 電阻可以得到 1 路 2 路 輸出，同時值得注意的是 R1 與 R2 電阻需要選擇精度為 1%的電阻，否則可能會出現(xiàn)輸出電壓偏差。其次再設計時必須要考慮到輸出 的電流是否能保證系統(tǒng)正常工作。: TPS73HD301 TPS73HD301 為 TI 公司生產(chǎn)的雙通道 LDO 線性穩(wěn)壓器，具有輸出電壓可調(diào)節(jié) 的最大優(yōu)點，本設計中用此芯片提供 及 DSP 核心電壓。此外 它還支持多片 7219 串聯(lián)方式，這樣 MCU就可以通過 3 根線（即 串行 數(shù)據(jù)線、 串行 時鐘線和芯片選通線）控制更多的數(shù)碼管顯示。 顯示芯片 MAX7219 MAX7219 是美信公司生產(chǎn)的一種高度集成的串行輸入 /輸出共陰極驅動器，它具有集成度高，性能強，不閃爍，電路連接簡單等優(yōu)點。 西安文理學院本科畢業(yè)設計（論文） 第 9 頁 存儲芯片 FLASH: AM29LV800B AM29LV800BB90EC 是 AMD 公司 生產(chǎn)的 NORFLASH，訪問時間 90 ns， 存儲容量 8Mbit， 工作溫度范圍 55～ +125℃ ， 在線編程電壓 ～ V， 低功耗讀操作時電流為 7 mA，編程／擦除時電流為 15 mA， DSP 芯片使用時一般作為存儲 BOOT 程序使用。 TLC320AD50C 有28 腳的塑料 SOP 封裝（帶 DW 后綴）和 48 腳的塑料扁平封裝（帶 PT 后綴），體積較小，適應于便攜設備。 總結下來 VC5416 有以下 特點 ： 增強型哈佛結構，一個程序總線，三個獨立的數(shù)據(jù)總線 ； 40bit 的算術邏輯單元 ALU； 可尋址 的程序空間達 1M*16bit； 4K*16bit片內(nèi) ROM； 16K*16bit 雙口片內(nèi) RAM； 軟件可編程等待狀態(tài)發(fā)生器；片內(nèi)鎖相環(huán)時鐘發(fā)生器；兩個多通道緩沖串口；增強型 8bit 并行 HPI 口；兩個 16bit 定時器；六通道 DMA 控制器 ； 節(jié)電模式 IDLE1， IDLE2， IDLE3 做功耗控制 ； 單周期定點指令（ 100MIPS）執(zhí)行時間為 10ns。 (6) 語音采集回放模塊： 該模塊采用 McBSP1 多緩沖串口進行通訊，與 AD50 通訊時工作在 SPI 模式下， AD50 另一端連接硬件放大電路和功率放大電路，從而實現(xiàn)與外圍設備的無縫鏈接。 (2) 存儲 模塊 ： 本設計提供外擴 8Mb FLASH 存儲空間，可用來存儲程序，在 DSP上設置成從 FLASH 上電加載程序即可， 另外提供 256Kb 的程序、數(shù)據(jù)暫存空間，為 DSP 的高速運算提供了存儲空間的保證。 為了實現(xiàn)高精度的語音信號的采集與回放，整個系統(tǒng)的指標必須達到以下要求，特別是語音信號 AD/DA 轉換時的保真問題，以及進行算法驗證時語音信號的高速處理，系統(tǒng)指標如下 ： (1) 采樣率： 采樣率可設置在 2Khz— 范圍， 此采樣率基本涵蓋標準語音信號的大部分范圍，從而保證了無失真采樣，默認 采樣 率 為 8Khz； (2) 工作頻率： 為 滿足 后續(xù) 高速 算法 應用 時的 需求 ，系統(tǒng)特采用 PLL 鎖相環(huán)倍頻方式使 工作頻率可設置在 10Mhz— 160Mhz 之間， 倍頻模式 設計成了 可由用戶跳線 的開關 方式 ， 從而方便 用戶手動設置，無需從程序入手，是考慮功耗及穩(wěn)定性還是要求速度由用戶自行決定 ； (3) 輸入電壓：為滿足 各 種不同的輸入電壓，使用 LM7805 作為輸入 轉換，輸入電壓 可在 DC 6V— 20V 之間，標準為 DC 9V 電源，可使用 9V 電池 ； (4) 錄音時間：為了演示方便，系統(tǒng)默認 提供 54K 字存儲空間，采樣率為 8Khz時錄音時間約 7S，錄音結束后 自動回放 ，另外系統(tǒng)配有外擴 SRAM 及 FLASH，可使用分頁 存放 方式以及塊操作方式 實現(xiàn)大量 音頻 數(shù)據(jù)的存放功能。 圖 DSP 硬件組成框圖 西安文理學院本科畢業(yè)設計（論文） 第 6 頁 第 三 章 語音采集系統(tǒng) 的 整體方案 介紹 隨著電子技術的發(fā)展，各種各樣的語音處理系統(tǒng)對語音信號的采樣精度要求是越來越高，并且各種高速處理芯片所要求的語音采樣速率也是越來越快。 硬件組成框圖 TMS320VC5416 DSP的基本結構圍繞 8條總線 (4條程序 /數(shù)據(jù)總線和 4條地址總線 )，有中央處理器 (CPU)、存儲器及片內(nèi)外設與專用硬件電路三類。 LTD 和 MPY 指令可以西安文理學院本科畢業(yè)設計（論文） 第 5 頁 將 FIR 濾波器抽頭計算從 4 條指令降為 2 條指令。 特殊的 DSP指令 DSP 芯片的另一個特征是采用特殊的指令。從最早的TMS320VC5416 實現(xiàn) FIR 的每個抽頭算法可以看出，濾波器每個抽頭需要一條乘法指令 MPY： LT ；裝乘數(shù) 到 T 寄存器 DMOV ；在存儲器中移動數(shù)據(jù)以實現(xiàn)延遲 MPY ；相乘 APAC ；將乘法結果加到 ACC 中 其他三條指令用來將乘數(shù)裝入到乘法器電路（ LT），移動數(shù)據(jù)（ DMOV）以及將乘法結果（存在乘積寄存器 P 中）加到 ACC 中（ APAC）。乘法速度越快， DSP 處理器的性能就越高。例如，在第 N 個指令取指時，前一個指令即第 N1 個指令正在譯碼，而第 N2 個指令則正在執(zhí)行。也就是說，處理器可以并行處理 2~6 條指令，每條指令處于流水線上的不同階段。如 TMS320VC5416 具有 64 個字的 Cache。而馮?諾曼結構則是將指令、數(shù)據(jù)、地址存儲在同一存儲器中，統(tǒng)一編址，依靠指令計數(shù)器提供的地址來區(qū)分是指令、數(shù)據(jù)還是地址。由于 TMS320VC5416芯片是軟件可編程器件，因此具有通用微處理器具有的方便靈活的特點。為了快速地實現(xiàn)數(shù)字信號處理運算， DSP 芯片一般都采用特殊的軟硬件結構。 第四 章： 語音采集 系統(tǒng) 的硬件設計 詳細說明了硬件選型 方案 ，各模塊的電路原理 及設計思路，還介紹了高速電路中布線的方法及設計時所需要考慮到的問題，及一些硬件調(diào)試方法。本課題的研究結果與實際應用基本一致，對于后期的語音算法研究與實驗起了基礎性的作用。程序是系統(tǒng)的靈魂，通過程序算法的編寫和調(diào)試，完成各個不同的功能；最終實現(xiàn)從話筒采集語音信號，存儲并回放，完成整個系統(tǒng)的設計。在這之后，美國和日本的許多廠商都相繼投入了 DSP 芯片的研制和開發(fā)工作。在電子通信中，帶寬很窄，因此只能將語音信號進行數(shù)字化處理后，才能進入信道進行通信；另外每個人都有獨特的聲音指紋（聲紋），通過數(shù)字信號處理后提取出聲音的特征，可廣泛應用于安全防護，用戶甄別等產(chǎn)品中。數(shù)據(jù)采集使用 具有智能化的語音數(shù)據(jù)采集芯片TLC320AD50C。 Recording playback 目錄 第 1 頁 目錄 第一章 緒論 .......................................................................................................................1 選題的目的與意義 .....................................................................................................1 本課題的發(fā)展趨勢 .........................