數(shù)字ic設(shè)計(jì)流程-資料下載頁(yè)
2025-03-05 01:08本頁(yè)面
【正文】 有一定密度等。 LVS（ layout versus schematic ） ? LVS： LVS是為了檢查版圖文件功能與原有電路設(shè)計(jì)功能的一致性 。 LVS軟件根據(jù)標(biāo)準(zhǔn)單元庫(kù)設(shè)計(jì)者提供的 cdl網(wǎng)表文件從版圖中提取電路網(wǎng)表。 用人單位要求 ? 高級(jí)數(shù)字前端電路工程師 工作地點(diǎn)：成都 職位描述： 1. 完成公司 ASIC數(shù)字前端的設(shè)計(jì)和驗(yàn)證； 2. 配合數(shù)字后端部門完成 ASIC的后端設(shè)計(jì)； 3. 配合測(cè)試部門完成 ASIC的測(cè)試； 4. 完成相關(guān)文檔的整理與編寫。 任職要求： 1. 相關(guān)專業(yè)本科以上學(xué)歷； 2. 45年相關(guān)工作經(jīng)驗(yàn)，具有獨(dú)立設(shè)計(jì)模塊、芯片能力； 3. 熟練掌握 Verilog，熟悉芯片的仿真驗(yàn)證方法，熟悉 NCSim CS, Quartus等 EDA工具；熟悉ASIC設(shè)計(jì)流程；了解系統(tǒng)總線架構(gòu)和常用軟硬件接口協(xié)議。 4. 良好的溝通協(xié)調(diào)能力及團(tuán)隊(duì)合作精神。 數(shù)字后端設(shè)計(jì)工程師 職位描述： 負(fù)責(zé)數(shù)字電路的綜合、自動(dòng)布局布線、時(shí)鐘分析、時(shí)序修正、電源分析、信號(hào)完整性分析、物理驗(yàn)證、代工廠 tapeout等數(shù)字后端工作，協(xié)助前端工程師完成設(shè)計(jì)、驗(yàn)證和時(shí)序分析，完成對(duì)代工廠數(shù)據(jù)交接和對(duì)客戶技術(shù)支持。 任職資格： 1. 微電子相關(guān)專業(yè)，本科以上學(xué)歷。 2. 熟悉 SOC從 RTL到 GDS的完整設(shè)計(jì)流程； 3. 能夠熟練使用 Astro/Encounter、 DC/PC、 PT、 Formality、 MentorDFT、 StarRC、 Calibre等相關(guān)設(shè)計(jì)工具的某一套或幾種； 4. 較好的英文閱讀能力； 。 謝謝 ?
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1