東北大學電子技術基礎—第4章觸發(fā)器-資料下載頁
2025-03-04 12:04本頁面
【正文】 Q D C P DQ ?? 1n?CP↑ ?CP↓ 有效 ⒉ CMOS 邊沿觸發(fā)器 ?用 CMOS電路也可以構成邊沿 D、 JK觸發(fā)器。 JKCP1 J1 KC 1C P1 J1 KC 1C PJKCPnnn QKQJQ ??? 1?CP↑ ?CP↓ 有效 ⑴主從觸發(fā)型 JK觸發(fā)器 ＆＆＆＆＆ ＆＆＆ ＆JKC PS dRdG2G 1G3G4G 5G 6G 7G 8G 9Q ’Q ’（ a ）AB反饋線 反饋線 互補時鐘控制主、從觸發(fā)器不能同時翻轉 F主 F從 ①基本結構 ⒊其它結構類型觸發(fā)器 基本 RS觸發(fā)器 導引電路 反饋線 1— 置 1維持線 2— 阻塞置 0信號線 3— 置 0維持線 4— 阻塞置 1信號線 1 2 3 4 G2 G1 Q Q SD RD G3 G4 G5 G6 CP D SD RD RD ⒊其它結構類型觸發(fā)器 ⑵維持阻塞 D觸發(fā)器 ⒋其它邏輯功能觸發(fā)器 ?⑴ T觸發(fā)器：將 JK觸發(fā)器 J， K兩端連在一起作為 T輸入端，便得到了 T觸發(fā)器。 nn1n QTQTQ ???⒋其它邏輯功能觸發(fā)器 ?⑵ T’觸發(fā)器 ：當 T觸發(fā)器 T端恒為 1時，即是 T’觸發(fā)器。 ?其特性方程為 n1n ??1 觸發(fā)器邏輯功能轉換 ?⑴ RS觸發(fā)器：在 CP脈沖有效時，根據(jù) R、 S信號的不同，具有 置 0、 置 1和 保持 功能的電路。 ?⑵ D觸發(fā)器：在 CP脈沖有效時，根據(jù) D的不同，具有 置 置 0功能的電路。 ?⑶ JK觸發(fā)器：在 CP脈沖有效時，根據(jù) J、 K信號的不同，具有 置 置 0、 翻轉 、 保持 功能的電路。 ?⑷ T觸發(fā)器：在 CP脈沖有效時，根據(jù) T的不同，凡是具有 保持 和 翻轉 功能的電路。 ?⑸ T’觸發(fā)器：在 CP脈沖有效時，只具有 翻轉 功能的電路。 觸發(fā)器邏輯功能轉換 ?⒈ D轉換為 JK nnn QKQJQ ??? 1Qn+1=D nnnnQKQJQKQJD????DC PSdRdD1C PQJKSdRdQ 觸發(fā)器邏輯功能轉換 ?⒉ JK轉換為 D nnn QKQJQ ??? 1Qn+1=D 1 J C 1Q Q1 Knnnn1n)(DDDDQ?????DKDJ ?? ,1 CP D 作業(yè)： ?47， 48， 49， 414 練習題 1 ?圖示電路由邊沿 JK觸發(fā)器 F F0和 2線 4線譯碼器 74LS139組成，要求：在時鐘 CP的作用下，畫出 Q Q0和 F F F F4的波形 (設 Q Q0的初態(tài)為 0)。 練習題 1 ?解：電路中兩個邊沿 JK觸發(fā)器均接成 D觸發(fā)器工作，且有 100 QJD ??D1=J1=Q0 CP下降沿時觸發(fā)器的狀態(tài)更新，且其輸出 Q1Q0作為 2線 4線譯碼器 74LS139的地址輸入 A1A0， 練習題 1 ?CP脈沖既是兩個觸發(fā)器的時鐘信號，又是譯碼器的使能控制端 (低電平有效 )，故當 CP=1時，無論Q Q0為何種狀態(tài)， F F F F4都輸出高電平，當 CP=0時， F F F F4狀態(tài)由 Q Q0狀態(tài)確定。 練習題 1 ?根據(jù)上述分析和觸發(fā)器的初始狀態(tài)，可畫出 QQ0 和 F F F F4 的波形。 1 2 345 6C PQ0Q1F3F2F2F1練習題 2 ?圖示電路為單脈沖發(fā)生器電路，每按動一次按鈕 S，電路能輸出一個定寬的脈沖。 (1)試畫出 Q Q2的波形。 (2)結合時序波形圖就簡要說明電路工作原理，指出電路輸出的單脈沖的寬度。 練習題 2 1 J1 KC 1R1 DRC 1C P1S ’SRD 1RD 2Q1Q2Q2RVc cS ’ 練習題 2 ?解 : 1 2 345 6C PS ’TWQ1Q2 1 J1 KC 1R1 DRC 1C P1S ’SRD 1RD 2Q1Q2Q2RVc cS ’謝謝觀看 /歡迎下載 BY FAITH I MEAN A VISION OF GOOD ONE CHERISHES AND THE ENTHUSIASM THAT PUSHES ONE TO SEEK ITS FULFILLMENT REGARDLESS OF OBSTACLES. BY FAITH I BY FAITH
教學課件相關推薦
鄂ICP備17016276號-1