【導(dǎo)讀】采用VHDL語言描述系統(tǒng)功能,并在QUARTUSII工具軟件中進(jìn)行仿真,下載到EDA實(shí)驗(yàn)板進(jìn)行驗(yàn)證。編寫設(shè)計(jì)報(bào)告,要求包括方案選擇、程序代碼清單、調(diào)試過程、測試結(jié)果及心得體會(huì)。實(shí)驗(yàn)室提供了Altera公司的cyclone系列EP1C6Q240C8實(shí)驗(yàn)開發(fā)板,該開發(fā)板提供了四個(gè)自由按鍵,八。個(gè)發(fā)光LED,蜂鳴器,四個(gè)七段數(shù)碼管,四位撥碼開關(guān)等等硬件資源。我們所設(shè)計(jì)的數(shù)字鐘用到了四個(gè)。碼管用于顯示,蜂鳴器用于整點(diǎn)報(bào)時(shí)和鬧鐘,還有四個(gè)發(fā)光LED用于判斷自由按鍵的通斷。Key1的1表示鬧鐘,0表示時(shí)鐘;Key2則是‘時(shí)-分’切換或者‘時(shí)分-分秒’切換。clk1作用是:每秒產(chǎn)生一個(gè)脈沖,clk2作用是:在修改狀態(tài)下通。過判斷clk2的電平值來決定數(shù)碼管的亮滅。當(dāng)累加器累計(jì)到一定數(shù)目時(shí),使。不同頻率的方波。設(shè)計(jì)要點(diǎn):例如要產(chǎn)生20200Hz,即周期50us。50,000,000/20200=2500,即使50MHz的晶振頻率作為累加。觸發(fā)源,累計(jì)到1250個(gè)方波則使clk4狀態(tài)反轉(zhuǎn)。