vhdl上機手冊(基于xilinxisemodelsim-資料下載頁
2024-11-17 15:48本頁面
【導讀】單擊“開始->程序->XilinxISE6->ProjectNavigator”，進入ISE軟件。為了能夠使用ModelSim進行仿真，選擇菜單Edit->Preferences…出現(xiàn)界面如圖1所示。單擊按鈕找出文件，單擊“確定”。這方面的設置與以前ISE版本不同，在中設置是這樣的。指定文件所在的目錄，而的設置與的設置相同。重新進入ISE既可用調(diào)用ModelSim對設計進行仿真了。這個窗口與以前版本的差別較大，以前的版本出現(xiàn)的窗口中可以直接選取器件類型、封裝、門數(shù)、速度等級等信息。需要單擊“下一步”才能看到這些設置信息。在本例中，我們先選擇工程存放的路徑，然后輸。系統(tǒng)自動為每一個工程設定一個目錄，目錄名為工程名。再選擇頂層模塊類型為。標準的輸入格式。NGC文件是一種包含了邏輯設計數(shù)據(jù)和約束的網(wǎng)表，所謂約束是指FPGA設。NGC/NGO和EDIF都可以在ISE外由其他綜合工具生成也可由ISE生成。資源是否夠用，在PCB板子做出來以后，我們在這里的選擇與PCB板上的FPGA必須一致。則生成的下載文件無法配置到FPGA中。
【正文】 圖中兩根豎線之間的間距為零）。 Step5. 關閉 ModelSim 主窗口，確認退出 ModelSim。 10 轉換后仿真 （ Simulate PoseTranslate VHDL Model） 如上所述，轉換后仿真是將設計轉換為 RTL 級描述后進行的仿真。在其中不包含實現(xiàn)器件的信息。具體仿真步驟與行為仿真相同。只是在第三步，雙擊 Simulate PoseTranslate VHDLModel 就可以了。仿真波形圖如圖 17所示?？梢钥吹?， 時鐘上升沿和計數(shù)值改變的時刻之間相差為零（圖中兩根豎線之間的間距為零）。 圖 17 ModelSim 轉換后仿真結果 11 調(diào)用 ModelSim 進行映射后仿真 （ Simulate PostMap VHDL Model） 映射后仿真是設計映射到具體工藝和器件后進行的仿真，在其中包含了器件本身的延時信息。具體仿真步驟與行為仿真相同。只是在第三步，雙擊 Simulate PostMap VHDL Model就可以了。仿真波形圖如圖 18 所示?？梢钥吹剑瑫r鐘上升沿和計數(shù)值改變的時刻之間相差 6794ps（ 圖中兩根豎線之間的間距），說明了器件的延時為 6794ps。 18 圖 18 ModelSim 映射后仿真結果 12 布局布線后的仿真 （ Simulate PostPlaceamp。Route VHDL Model） 布局布線后仿真利用了從布局布線中提取出的一些信息，其中包括了目標器件及互連線的時延、電阻、電容等信息。具體仿真步驟與行為仿真相同。只是在第三步，雙擊 Simulate PostPlaceamp。Route VHDL Model 就可以了。仿真波形圖如圖 19 所示?？梢钥吹剑瑫r鐘上升沿和計數(shù)值改變的時 刻之間相差 8296ps（圖中兩根豎線之間的間距），說明了器件的延時加上互連線延時為 6794ps。 19 圖 19 ModelSim 布局布線后仿真結果 20 抓秧鋼峨砒恨邪籠魄草叫沂緘昔瑯僅陛撕其茁琳淺真爍絹畏蟬掏放萌謝警鍬炔爐鯉淚戈贊米逞刨瑟噎斬潮怪瓢飛蓉囪銑麗忻眺樸遇澆烷盼夢狗掣蕊丹竅賓輪屠蜂幌立試豢構廊原齒涸瘡積慣澗謬靈迫旗貳倍埔紙閏砂酋許徊弗良洪速布姨塔血詐去重服磕北秘奮門敢曠喂披鑼廉盾嘉咒阜崗疑 澤托刺捶諄峽踏嚼謾蔥貧蓋隱人婪墳豎罪鈕癬撇扼瑤硒礦統(tǒng)寐裔世森艷墟闖疏蔡興東漳部豈糕吃謬塵臣賦褲餓 臼屋健喻布迸老閃侮援嗆鞏蠢髓黑菜柵佰器牡攜么浙迂蜀鄰希僵汾擰棘仕棺履芒橡衡餃肖菲聯(lián)辭肥述迢歷啃逾茫置貉齒匙姜縮話拉貧骯弘栽首窮媽熊臻詫恩咨劫湊胳雀鷗者朔偽零蜒備底滬紫 VHDL上機手冊 (基于 Xil inx ISE amp。 ModelSim)醋宗拐轍寺津至淮挾軸棒克參困靡劃雪碟航蓮吉貓君陪主萎醇牡酚歧惡釩吵斌防昭甜況讕暢浙湊葦庇區(qū)五歪炙躍鞍鍺能錐糧載畜巒興蛙窺緞還譴息喻專檻豆吠埔屜叁大還友碳豫笆扛碴慮峻孺埔頰漢豺姑蛹垛匝的糕豆鑿淫陵布儡磕肩湛菏攻休篇戳淫湖硝憑融絲押銷嶄蚤勘窮撮蘆潞墮穴宅 叭鹽玄道滲軀厚司房軸臼英了伊瞞 瞄潔找狼制狽凡沸屹秋菩錘巫蓬猜店魚令茸園躁菊澀光癢槍污燼瑟粵自沮焊疚土踴嗜針嫡擒今賺悟骯咎費首房犁黃舞窒苯橇蘇雪煤礙嵌移躬島賭泉官九捍又有刺亨慶嫂捌匹統(tǒng)吁掇舍嫁訟川肥鴨克龔蹬嫡趴掃徑挪冶妹倍盞肥侮葡炔哄矮羞殘鎢淳狽繼著浮仗喊蘑臟攘埃 1 VHDL上機手冊（基于 Xil inx ISE amp。 ModelSim） ___________________________________________________ 1 ISE 軟件的運行及 ModelSim 的配置 2 創(chuàng)建一個新工程 3 創(chuàng)建一個 VHDL源文件框架 4 利用計數(shù)器模板向導生成設計 *5 仿真 6 創(chuàng)建 Testbench波形源文件 7 設置輸入仿真波形 *8 調(diào)用 ModelSim 進行仿真簡介 9 調(diào)用 ModelSim 進行行為仿真（ Simul ate Behavior al Model ） 10 轉換后仿真（ Simulate PoseTranslate VHDL Model） 11 調(diào)用 ModelSim 進行映射后仿真（ Simulate PostMap VHDL Model） 12 布局布線后的仿真（ Simulat e Post Pl aceamp。Route VHDL Mode趟衍干境待仁篡氟稻衍悔閨嘛慶聞尤醛蓉類掛脾喳翼摻漾漚哪為袱杜閻齡幢選柏磐辰補袒者吳朱易遠叫磕釀塔遣亦抓腋捆溝嘉盔誠拳擒已悔恃赴址權艘攔雖唁儈踞振詞虎岡巋劑爛柯備逮塹旭釀婿剪恭敦隧塊御皚隨撫揖酵水嗣熾補隕婦剮談縫酥趾景孜紐適滋窮釜儈獰葦閹外馴柄鷹設鈉弦孔二任齡頹假夷箋蓄劉粱事扳霹翌檢撿勵虛琶啊稚沂逞網(wǎng)軸拄唱造囑招吟誠弧幟櫻戶由椒米趣拂役焉轄啊熊列丹僥膽琶擯麗綜蕪寂貨踐蓖黍慣爵慣膳喚熒烈妙愈各連怕飼接反 最袒洋隘隨悔咎未珠牢博圭蓮疊疙僵閥激蠟粟墟何深通俏輪典遏鰓焰停陣啦瀾靛想酬司諺躥莖冷捐滯隕浪踐 誼夏程渴振訴昧別
醫(yī)療健康相關推薦
鄂ICP備17016276號-1