freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內(nèi)容

chap1cpldfpga概述-資料下載頁

2024-12-31 03:29本頁面
  

【正文】 HDL和 VHDL。167。 Verilog HDL和 VHDL的共同特點是利于由頂向下設(shè)計,利于模塊的劃分與復用 ,可移植性好 ,通用性好 ,設(shè)計不因芯片的工藝與結(jié)構(gòu)的變化而變化 ,更利于 ASIC的移植。l 波形輸入和狀態(tài)機輸方法是兩種常用的輔助設(shè)計輸入方法167。 使用波形輸入法時,只要繪制出激勵波形和輸出波形, EDA軟件就能自動地根據(jù)響應(yīng)關(guān)系進行設(shè)計。167。 使用狀態(tài)機輸入法時,設(shè)計者只需要畫出狀態(tài)轉(zhuǎn)移圖, EDA軟件就能生成相應(yīng)的 HDL代碼或者原理圖,使用很方便。167。 但這兩種設(shè)計方法只能在某些特殊情況下緩解設(shè)計者的工作量,并不適合所有設(shè)計。40l 電路設(shè)計完成后,要用專用仿真工具對設(shè)計進行 功能仿真 ,驗證電路功能是否符合設(shè)計要求。通過仿真能及時發(fā)現(xiàn)設(shè)計中的錯誤,加快設(shè)計進度,提高設(shè)計的可靠性。l 綜合優(yōu)化 ( Synthesize)是指將 HDL語言、原理圖等設(shè)計輸入翻譯成與、或、非門, RAM,寄存器等基本邏輯單元組成的邏輯連接(網(wǎng)表),并根據(jù)目標與要求(約束條件)優(yōu)化所產(chǎn)生的邏輯連接,輸出 edf和 den等文件,供 CPLD/FPGA廠家的布局步線器進行實現(xiàn)。 41l 綜合完成后需要檢查綜合結(jié)果是否與原設(shè)計一致,需要做 綜合后仿真 。在仿真時,把綜合生成的延時文件反標到綜合仿真模型中去,可估計門延時帶來的影響。l 綜合后仿真雖然比功能仿真精確一點,但是只能估計門延時,而不能估計連線延時,仿真結(jié)果與布線后的實際情況還有一定的差距,并不十分準確。這種仿真的主要目的在于檢查綜合器的綜合結(jié)果是否與設(shè)計輸入一致。 42l 綜合結(jié)果的本質(zhì)是一些由與、或、非門、觸發(fā)器,RAM等基本邏輯單元組成的邏輯網(wǎng)表,它與芯片實際的配置情況還有較大差距。此時應(yīng)該使用FPGA/CPLD廠商提供的工具軟件,根據(jù)所選芯片的型號,將綜合輸出的邏輯網(wǎng)表適配到具體FPGA/CPLD器件上,這個過程就叫做實現(xiàn)(Implementation)過程,也就是 布局布線 。 Xilinx的實現(xiàn)過程分為:翻譯( Translate)、映射(Map)、布局布線( Place& Route)等 3個步驟。因為只有器件開發(fā)商最了解器件的內(nèi)部結(jié)構(gòu),所以實現(xiàn)步驟必須選用器件開發(fā)商提供的工具軟件。 43l 布局布線之后應(yīng)該做 時序仿真 ,時序仿真中應(yīng)該將布局布線的時延文件反標到設(shè)計中,使仿真既包含門延時,又包含連線延時信息。與前面各種仿真相比,這種后仿真包含的延時信息最為全面、準確,能較好地反映芯片的實際工作情況。l 設(shè)計開發(fā)的最后步驟就是 在線調(diào)試 或者將生成的配置文件寫入芯片中進行測試。在 ISE中對應(yīng)的工具是 iMPACT。l 每個仿真步驟如果出現(xiàn)問題,就需要根據(jù)錯誤的定位返回到相應(yīng)的步驟更改或者重新設(shè)計。 44第三步: 將以上的設(shè)計輸入編譯成標準的 VHDL/ Verilog HDL文件,然后將文件調(diào)入 HDL仿真軟件進行功能仿真 系 統(tǒng) 劃分第一步: 按照 “自頂向下 ”的設(shè)計方法進行系統(tǒng)劃分。 概念 設(shè)計行 為 描述 源文件第二步: 輸入 VHDL /Verilog HDL代碼 編譯 器功能仿真報 告文件報 告文件代 碼 文件第四步: 利用綜合器對源代碼進行綜合優(yōu)化處理,生成門級描述的網(wǎng)表文件 綜 合器報 告文件 網(wǎng)表文件第五步: 利用門級網(wǎng)表加入實際時延等約束進行時序仿真 時 序仿真報 告文件 網(wǎng)表文件適配器第六步: 如果整個設(shè)計超出器件的宏單元或 I/O單元資源 ,可以將設(shè)計劃分到多片同系列的器件中。 編 程器PLD實現(xiàn)第七步: 將適配器產(chǎn)生的器件編程文件通過編程器或下載電纜載入到目標芯片F(xiàn)PGA中 。 編 程文件圖 形方式Verilog HDL/VHDL語 言 45 45464647謝謝觀看 /歡迎下載BY FAITH I MEAN A VISION OF GOOD ONE CHERISHES AND THE ENTHUSIASM THAT PUSHES ONE TO SEEK ITS FULFILLMENT REGARDLESS OF OBSTACLES. BY FAITH I BY FAI
點擊復制文檔內(nèi)容
公司管理相關(guān)推薦
文庫吧 www.dybbs8.com
備案圖鄂ICP備17016276號-1