cpldfpga的開發(fā)與應(yīng)用-資料下載頁
2024-12-28 18:34本頁面
【正文】 數(shù)字器件 從功能 /規(guī)模上可分為： 數(shù)字系統(tǒng)實(shí)現(xiàn)手段 標(biāo)準(zhǔn)邏輯器件 ： SSIC(如邏輯門、觸發(fā)器等 )， MSIC(如全加器、計(jì)數(shù)器等 ) 專用集成芯片 ： ASIC（ Application Specific Integrated Circuit） 可編程邏輯器件 ：半定制的 PLD,可編程 /結(jié)構(gòu)化 ASIC等。 微處理器芯片 ： CPU， DSP， ARM等。 因此， 數(shù)字系統(tǒng) 可以在以下幾個(gè)層次上進(jìn)行構(gòu)建： 1) 選用 通用集成電路 芯片設(shè)計(jì)構(gòu)建數(shù)字系統(tǒng)。 2) 采用 專用集成電路 全工藝定制設(shè)計(jì) (ASIC)。 3) 應(yīng)用 可編程邏輯器件 實(shí)現(xiàn)單片數(shù)字系統(tǒng) (SOC)。 4) 選用 微處理器芯片 構(gòu)建數(shù)字系統(tǒng)。 5) 采用 大規(guī)模 CPLD/FPGA器件實(shí)現(xiàn)可編程片上系統(tǒng) SOPC。 通用集成電路構(gòu)成數(shù)字系統(tǒng)即采用 SSIC、 MSIC等標(biāo)準(zhǔn)邏輯器件 ， 根據(jù)系統(tǒng)的設(shè)計(jì)要求 ， 構(gòu)成所需數(shù)字系統(tǒng) 。 早期的數(shù)字系統(tǒng)的設(shè)計(jì) ， 都是在這個(gè)層次上進(jìn)行的 。 這樣完成的系統(tǒng)設(shè)計(jì) ， 由于芯片之間的眾多連接 ， 造成系統(tǒng) 可靠性不高 ， 體積較大 ， 集成度低 。 當(dāng)數(shù)字系統(tǒng)大到一定規(guī)?；蛳到y(tǒng)復(fù)雜度進(jìn)一步提高時(shí) ， 這種方式常常力不從心 ， 搭建調(diào)試會(huì)變得非常困難甚至不可行 。 專用集成電路 ASIC可以彌補(bǔ)一些不足 。 ASIC是專為某一數(shù)字系統(tǒng)設(shè)計(jì)制作的集成電路，是面向?qū)ｉT用途的芯片，一個(gè)復(fù)雜的數(shù)字系統(tǒng)可以用一個(gè) ASIC來實(shí)現(xiàn)，因而 體小量輕 ， 功耗小 ， 集成度高 ，系統(tǒng) 工作可靠 ，是數(shù)字系統(tǒng)設(shè)計(jì)的一個(gè)重要手段。但有兩點(diǎn) 局限 了 ASIC的進(jìn)一步發(fā)展空間： 一是 ASIC的掩膜制作工藝和全定制制作方式使得產(chǎn)品的設(shè)計(jì)、面市周期拉長(zhǎng)，開發(fā)成本增加，價(jià)格昂貴。 二是 ASIC功能單一，靈活性差?？茖W(xué)技術(shù)發(fā)展日新月異，電子系統(tǒng)功能千差萬別， ASIC難以滿足不斷更新的設(shè)計(jì)需求。 基于 CPLD/FPGA的數(shù)字系統(tǒng) SOPC實(shí)現(xiàn) 高速發(fā)展的 可編程邏輯器件 為現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)提供了一種新的實(shí)現(xiàn)手段 ，代表著數(shù)字系統(tǒng)設(shè)計(jì)領(lǐng)域最新潮流與發(fā)展方向 。 這種設(shè)計(jì)方法以 EDA設(shè)計(jì)軟件為工具 ， 將傳統(tǒng)數(shù)字系統(tǒng)設(shè)計(jì)中的 畫圖 、 搭建與調(diào)試 用 設(shè)計(jì)輸入 、 邏輯綜合時(shí)序仿真 取代 ， 將整個(gè)系統(tǒng)下載在一個(gè) PLD芯片上 ， 實(shí)現(xiàn) SPOC設(shè)計(jì) 。 其中，大規(guī)?？删幊踢壿嬈骷抢?EDA技術(shù)進(jìn)行電子系統(tǒng)設(shè)計(jì)的載體，硬件描述語言是利用 EDA技術(shù)進(jìn)行電子系統(tǒng)設(shè)計(jì)的主要表達(dá)手段，軟件開發(fā)環(huán)境是利用 EDA技術(shù)進(jìn)行電子系統(tǒng)設(shè)計(jì)的智能化的自動(dòng)化設(shè)計(jì)工具，硬件開發(fā)平臺(tái)則是利用 EDA技術(shù)進(jìn)行電子系統(tǒng)設(shè)計(jì)的下載工具及硬件驗(yàn)證工具。 總結(jié) EDA技術(shù)研究的主要內(nèi)容 EDA技術(shù)涉及面廣，內(nèi)容豐富，從教學(xué)和實(shí)用的角度看，主要應(yīng)掌握如下四個(gè)方面的內(nèi)容： ① 大規(guī)?？删幊踢壿嬈骷?_____ EDA設(shè)計(jì)載體 ； ② 硬件描述語言 _____ EDA設(shè)計(jì)輸入 ； ③ 軟件開發(fā)環(huán)境 —— MAXPLUS2， Quartus； ④ 硬件開發(fā)平臺(tái) —— EDA實(shí)驗(yàn)箱、 SOPC開發(fā)系統(tǒng)。 簡(jiǎn)單可編程邏輯器件 SPLD (PAL/GAL等） 復(fù)雜可編程邏輯器件 CPLD 現(xiàn)場(chǎng)可編程門陣列 FPGA。 EDA技術(shù)的設(shè)計(jì)載體 第 1章 習(xí)題 1. 與模擬系統(tǒng)相比，數(shù)字系統(tǒng)具有哪些顯著特點(diǎn) ? 2. 數(shù)字系統(tǒng)設(shè)計(jì)涉及到哪幾方面內(nèi)容？ 3. 基于 EDA技術(shù)的數(shù)字系統(tǒng)設(shè)計(jì)具有哪些特點(diǎn)？ 4. 簡(jiǎn)述 EDA技術(shù)涵義、基本特征及其主要研究?jī)?nèi)容。 5. 簡(jiǎn)要說明現(xiàn)代數(shù)字系統(tǒng)開發(fā)流程及相應(yīng)的開發(fā)工具。 謝謝觀看 /歡迎下載 BY FAITH I MEAN A VISION OF GOOD ONE CHERISHES AND THE ENTHUSIASM THAT PUSHES ONE TO SEEK ITS FULFILLMENT REGARDLESS OF OBSTACLES. BY FAITH I BY FAITH
規(guī)章制度相關(guān)推薦
鄂ICP備17016276號(hào)-1