cpldfpga的開發(fā)與應(yīng)用-展示頁
2025-01-03 18:34本頁面
【正文】 小、體積大、可靠性差 規(guī)模大、集成化、可靠性高 設(shè)計(jì)效果 開發(fā)周期長(zhǎng)、效率低、成本高 開發(fā)周期短、效率高、成本低 設(shè)計(jì)輸入文件 電路圖紙，說明文件 原理圖，波形圖， H DL 高效率的 EDA設(shè)計(jì)依賴于其自頂向下的 設(shè)計(jì)流程 和功能強(qiáng)大的 開發(fā)工具 EDA設(shè)計(jì)流程與開發(fā)工具 1．設(shè)計(jì) 說明書2．建立 VHDL行 為模型3．VHD L行為仿 真4．VHD LRTL級(jí) 建模5．前端 功能仿真6．邏輯 綜合7．測(cè)試 向量生成8．功能 仿真9．結(jié)構(gòu) 綜合10．門 級(jí)時(shí)序仿真11．硬 件測(cè)試12．設(shè) 計(jì)完成自頂向下的設(shè)計(jì)流程 設(shè)計(jì)準(zhǔn)備 設(shè)計(jì)輸入 仿真驗(yàn)證 設(shè)計(jì)處理 編譯 /檢查 建模 /化簡(jiǎn) 優(yōu)化 /綜合 布局 /適配 網(wǎng)表提取 下載測(cè)試 設(shè)計(jì)準(zhǔn)備 設(shè)計(jì)輸入 仿真驗(yàn)證 設(shè)計(jì)處理 編譯 /檢查 建模 /化簡(jiǎn) 優(yōu)化 /綜合 布局 /適配 網(wǎng)表提取 下載測(cè)試 ? 設(shè)計(jì)輸入編輯器 ? 檢查 /分析器 ? 布局 /布線適配器 ? 編程下載器 ? 功能 /時(shí)序仿真器 EDA設(shè)計(jì)流程 EDA開發(fā)工具 ? 優(yōu)化 /綜合器 EDA集成開發(fā)環(huán)境 HDL Shematic 混合輸入邏輯函數(shù)級(jí)仿真器件適配、布局、布線時(shí)序仿真下載編程 設(shè)計(jì)輸入 邏輯綜合 布線前仿真 目標(biāo)適配 布線后仿真 下載測(cè)試 基于 EDA工具的開發(fā)過程 （ 1） 原理圖輸入方式 ：利用 EDA工具提供的 圖形編輯器 以原理圖的方式進(jìn)行輸入 。 ? 大規(guī)?？删幊唐骷?CPLD/FPGA的應(yīng)用使得電子產(chǎn)品集成化程度更高，可構(gòu)建片上系統(tǒng) (SOC),且可現(xiàn)場(chǎng)編程或在線修改升級(jí)。 ? 邏輯綜合與邏輯優(yōu)化等 計(jì)算機(jī)自動(dòng)設(shè)計(jì)技術(shù) 的全方位應(yīng)用使得電子系統(tǒng)設(shè)計(jì)的自動(dòng)化程度更高，且直面產(chǎn)品設(shè)計(jì)。 EDA技術(shù)基本特征及其優(yōu)勢(shì) ? 硬件描述語言 HDL輸入方式 使得硬件電路的設(shè)計(jì)如同修改軟件程序一樣快捷方便，可提高設(shè)計(jì)靈活性。 EDA技術(shù)的發(fā)展 分為三個(gè)階段 20世紀(jì) 70年代 CAD 20世紀(jì) 80年代 CAE 20世紀(jì) 90年代 EDA EDA技術(shù)發(fā)展概況 EDA技術(shù)是一門綜合性技術(shù)，它融合多學(xué)科于一體，又滲透應(yīng)用于多學(xué)科之中，其發(fā)展歷程與集成電路制造技術(shù)、在系統(tǒng)可編程技術(shù)、計(jì)算機(jī)輔助設(shè)計(jì)及應(yīng)用技術(shù)的發(fā)展同步。 電子系統(tǒng)構(gòu)建方式的改變帶來電子產(chǎn)品 設(shè)計(jì)方法 的變革，目前，現(xiàn)代電子設(shè)計(jì)技術(shù)的核心已轉(zhuǎn)向基于計(jì)算機(jī)的電子設(shè)計(jì)自動(dòng)化技術(shù)，即 EDA(Electronic Design Automation)技術(shù)。CPLD/FPGA的開發(fā)與應(yīng)用 ?現(xiàn)代電子系統(tǒng) 設(shè)計(jì)方法 EDA技術(shù) ?現(xiàn)代電子系統(tǒng) 實(shí)現(xiàn)手段 大規(guī)模 PLD ?現(xiàn)代電子系統(tǒng) 設(shè)計(jì)描述 HDL語言 ?現(xiàn)代電子系統(tǒng) 設(shè)計(jì)流程 自頂向下 ?現(xiàn)代電子系統(tǒng) 開發(fā)平臺(tái) EDA工具 課程教學(xué)內(nèi)容 參考教材及資料 第 1章 EDA技術(shù)概述 伴隨著 2l世紀(jì)信息化時(shí)代的到來 ， 對(duì)電子產(chǎn)品在 性能 、 規(guī)模 、復(fù)雜度 和 集成度 等方面的要求越來越高 。 與模擬系統(tǒng)相比數(shù)字系統(tǒng)具有抗干擾能力強(qiáng) ， 工作穩(wěn)定可靠 ， 便于大規(guī)模集成 ， 易于實(shí)現(xiàn)小型化 、 模塊化 、 低功耗等優(yōu)點(diǎn) ， 因此 數(shù)字化技術(shù) 己滲透到科研 、 生產(chǎn)和人們?nèi)粘Ｉ畹母鱾€(gè)方面 ， 數(shù)字化 、 智能化 、 高度集成化成為現(xiàn)代電子產(chǎn)品的重要標(biāo)志 ， 也引發(fā)了電子系統(tǒng)構(gòu)建方式的改變 。 EDA是在 CAD基礎(chǔ)上發(fā)展起來的計(jì)算機(jī)輔助設(shè)計(jì)系統(tǒng) ， 是以大規(guī)?？删幊踢壿嬈骷?設(shè)計(jì)載體 ， 以硬件語言為主要 設(shè)計(jì)描述 ， 以計(jì)算機(jī)軟硬件開發(fā)系統(tǒng)為 設(shè)計(jì)工具 ， 自動(dòng)完成集成電子系統(tǒng)設(shè)計(jì)的一門新技術(shù) 。 進(jìn)入 21世紀(jì)后 ， 隨著基于 EDA的 SOC(片上系統(tǒng) )設(shè)計(jì)技術(shù)的發(fā)展 ，軟硬核功能庫的建立 ， EDA技術(shù)開始步入嶄新階段： 1） 在 FPGA上實(shí)現(xiàn) DSP（數(shù)
規(guī)章制度相關(guān)推薦
鄂ICP備17016276號(hào)-1