基本單元電路3-資料下載頁(yè)
2025-09-30 16:27本頁(yè)面
【正文】 )， 求值晶體管導(dǎo)通 (ON)，根據(jù)輸入信號(hào)對(duì)輸出結(jié)點(diǎn)進(jìn)行求值 . Problem with PE Logic ?當(dāng) f1 為低電平時(shí) (預(yù)充電相位時(shí) ) 所有的輸出值為高，此時(shí)的高電平可以使下一級(jí)電路中的 NMOS管導(dǎo)通，引起誤操作，破壞電路的正常輸出 . ?另外，第一級(jí)預(yù)充電的高電平放電的延遲和第二級(jí)放電延遲不同時(shí)，有可能影響電路的正常輸出 . Domino Logic(多米諾邏輯，了解） ?解決 PE 邏輯競(jìng)爭(zhēng)條件的一種方法是在每一級(jí)的輸出加上一個(gè)倒相器 . ?多米諾邏輯名稱的由來(lái)是因?yàn)楫?dāng)輸入均為高電平時(shí)，時(shí)鐘 f1=0時(shí)，所有的結(jié)點(diǎn) A都被充到高電平；當(dāng) f1 =1時(shí)，第一級(jí)的 A點(diǎn)變?yōu)榈碗娖剑涞瓜嗪蟮妮敵鲎兂筛唠娖绞沟诙?jí)的輸出已變成高電平，如此一級(jí)級(jí)產(chǎn)生連鎖反應(yīng)，就象推倒多米諾骨牌一樣 . ?多米諾邏輯的問(wèn)題是在求值期間，不能使倒相器保持高電平 . ?為了解決此問(wèn)題采用了一個(gè)“保持”晶體管來(lái)保證求值期間結(jié)點(diǎn)的高電平 . ?“保持”晶體管必須足夠弱，使得求值期間結(jié)點(diǎn)可以被下拉倒低電平 . NP Logic (Zipper Logic) ?PE 邏輯的競(jìng)爭(zhēng)條件可以通過(guò)交替的 PMOS 和 NMOS 邏輯電路實(shí)現(xiàn) . ?在 PMOS 邏輯模塊中 , 輸出結(jié)點(diǎn)初始是放電的 . ?求值邏輯時(shí)是對(duì)輸出結(jié)點(diǎn)的充電 (如果需要時(shí) ). ?注意到此方法需要正反相的時(shí)鐘 .
法律信息相關(guān)推薦
鄂ICP備17016276號(hào)-1