基本單元電路3(已改無錯(cuò)字)
2022-10-28 16:27:09 本頁面
【正文】 S的反相信號 Delay Through Multiple Transmission Gate tPHL = tPLH = N? (Rn ?? Rp)?Cload + (Rn ?? Rp)?(Cinn+ Cinp)N2 Applications of Transmission Gates Z = A S + B S Use as a MUX/DEMUX（ 多路選擇器和分配器） ?注意信號流是雙向的，允許同樣的電路既是 MUX 又是 DEMUX. Use in the Implementation of Static Logic Gates ?用傳輸門實(shí)現(xiàn)或門 (OR)較或非 /非 (NOR/INV)實(shí)現(xiàn)要簡單的多 . ?異或門和異或非門可以更緊湊 . Clocked CMOS Logic（ 鐘控邏輯，了解） ?類似于前面看到過的高阻的三態(tài)倒相器 . ?當(dāng) f1 為高電平時(shí)，門工作就象一個(gè)倒相器 . OUT=/IN ?當(dāng) f1 為低電平時(shí) , 輸出變成高阻態(tài)，OUT=‘Z’ 預(yù)充求值邏輯 PE (PrechargeEvaluate) Logic 該電路正常工作時(shí)可以分為兩個(gè)階段： I） 當(dāng) f1 為低電平時(shí)，預(yù)充晶體管導(dǎo)通 (ON)， 求值晶體管截至 (OFF)，對輸出結(jié)點(diǎn)進(jìn)行充電 . II） 當(dāng) f1 為高電平時(shí)，預(yù)充晶體管截至 (OFF
法律信息相關(guān)推薦
鄂ICP備17016276號-1