【正文】 寫 IMR 可以屏蔽中斷或解除中斷屏蔽 中斷控制寄存器 (ICR) 16bit的中斷控制寄存器 (ICR) 地址為 I/O空間的 FFECh地址單元 中斷控制寄存器控制著HOLD(非 )/INT1(非 )引腳上的操作 ，并單獨(dú)控制 INT2(非 )和 INT3(非 )中斷 。 1. 控制 HOLD(非 )/INT1(非 )引腳 HOLD(非 )/INT1(非 )引腳用于觸發(fā)INT1(非 )中斷 ， 以及向 CPU發(fā)送一個HOLD信號 。 HOLD/INT1的中斷矢量地址單元為程序存儲器的 0002h。 ICR的 MODE位為 HOLD(非 )/INT1(非 )引腳提供兩種方式： MODE=0 MODE=1 不管 MODE的值如何，該引腳均與同一個中斷邏輯相連，它啟動一個中斷服務(wù)程序。 為區(qū)分該引腳上的兩種操作，中斷服務(wù)程序必須測試 MODE位的值。 引腳為負(fù)邊沿觸發(fā)，這樣，該此引腳可被適當(dāng)設(shè)置以便啟動一個標(biāo)準(zhǔn)的中斷 (INT1(非 ))。 引腳為負(fù)邊沿和正邊沿觸發(fā)，這一點(diǎn)對于執(zhí)行 HOLD操作的邏輯運(yùn)算有必要 一個中斷服務(wù)程序 (INT2(非 )和 INT3(非 )中斷矢量地址均為程序存儲器的 0004h單元 ) 。 2. 控制 INT2(非 )和 INT3(非 ) INT2(非 )和 INT3(非 )中斷均有自己的引腳，然而它們共享： 中斷標(biāo)志專用寄存器 (IFR)中的同一個標(biāo)志位 (INT2/INT3)。 中斷屏蔽寄存器的 (IMR)中的同一個屏蔽位 。 為了可以單獨(dú)使用 INT2(非 )和 INT3(非 )，ICR提供了 2個屏蔽位 (MINT2和 MINT3)和兩個標(biāo)志位 (FINT2和 FINT3)。 當(dāng)向 INT2(非 )和 INT3(非 )引腳發(fā)出中斷請求時， MINT2和 MINT3確定是否將標(biāo)志位 FINTFINT3和 INT2/INT3設(shè)為 1。 如果想屏蔽 INT2(非 )(阻止標(biāo)志位 FINT2和 INT2(非 )和 INT3(非 )被置1)，則向 MINT2寫入 0。 如果想屏蔽 INT3(非 )(阻止標(biāo)志位 FINT3和 INT2/INT3被置 )，則向MINT3寫入 0。 只要 INT2/INT3未置為 1， CPU就接收不到中斷請求。 當(dāng) INT2/INT3被置 1，則至少有一個中斷己被掛起。 為了區(qū)別究竟發(fā)生了哪個中斷，可用中斷服務(wù)程序測試 FINT2和 FINT3，然后轉(zhuǎn)移到相應(yīng)的子程序。 如果中斷服務(wù)程序只是希望響應(yīng)其中一個中斷，則可在 ICR中屏蔽另一個中斷。 通過向 ICR標(biāo)志位 (如 IFR標(biāo)志位 )寫入1，可以清除該標(biāo)志位。 第 4位 MODE引腳模式 第 4位為 HOLD(非 )/INT1(非 )引腳模式，可選擇下面兩個可能模式中的一種模式 MODE=0 (雙沿模式 ) HOLD(非 )/INT1(非 )引腳既是正沿，又是負(fù)沿觸發(fā)，上升沿和下降沿均可觸發(fā)中斷請求，該模式對于完成 HOLD操作很有必要。 MODE=l (單沿模式 ) 中斷請求只能被 HOLD(非 ) /INT1(非 )引腳上的下降沿觸發(fā)。 FNT3=l 第 3位 FINT3中斷 3標(biāo)志 如果 MINT=3，則 INT3(非 )引腳上的中斷請求將FINT3和 IFR的第 1位 (INT2/INT3)設(shè)置為 1。 INT3(非 )未被掛起 INT3(非 )已被掛起 FNT3=0 MINT3=0 MINT3=1 第 2位 FINT2中斷 2標(biāo)志 如果 MINT2=1，則 INT2(非 )引腳上的中斷請求將 FINT2和 IFR的第 1位 (INT2/INT3)設(shè)置為 1。 INT2(非 )未被掛起 INT2(非 )已被掛起 INT2=0 INT2=1 第 1位 MINT3中斷 3屏蔽 第 1位屏蔽外部中斷 INT3(非 )或者為與 IMR的I/INT3位配合，第 1位可解除對 INT3(非 )的屏蔽。 INT3(非 )被屏蔽。 INT3(非 )引腳上的中斷請求不能將 FINT3和 IFR的第 1位 (INT2/INT3)設(shè)置為 1。 INT3(非 )不被屏蔽。 FINT3和 INT2/INT3標(biāo)志位均被INT3(非 )引腳上的中斷請求設(shè)置為 1。 第 0位 MINT2中斷 2屏蔽 第 0位屏蔽外部中斷 INT2(非 )或者與 IMR的 INT2/INT3位配合，第 1位可解除對 INT2(非 )的屏蔽。 MINT2=0 MINT2=l INT2(非 )被屏蔽。 FINT2和 IFR的第 1位(INT2/INT3)均不被 INT2(非 )引腳上的中斷請求所設(shè)置。 INT3(非 )不被屏蔽。 FINT3和 INT2/INT3標(biāo)志位均被 INT3(非 )引腳上的中斷請求置為 1。 注意 當(dāng) CPU確認(rèn)相應(yīng)的中斷時， FINT2和 FINT3不被自動清除。如果應(yīng)用程序需要清除這些標(biāo)志，則清除必須在中斷服務(wù)程序中完成。 向 FINT2和 FINT3寫入 1將把這些位設(shè)置為 0，但不能清除 INT2(非 )和 INT3(非 )的中斷請求。欲清除 INT2(非 )和 INT3(非 )的中斷請求，則需向INT2/INT3位寫入 1。 如果 INT2或 INT3在 ICR中未被屏蔽，則 IFR的標(biāo)志位被置 1而不管 IMR的第一位 (INT2(非 )和 INT3(非 ))的值如何。如果 IFR的標(biāo)志位和 IMR的標(biāo)志位被置 1，并且 INTM位為0(可屏蔽中斷被允許 )，則 CPU將確認(rèn)中斷。如果一個中斷被 IMR和 /或 ICR屏蔽，則該中斷將不被確認(rèn) (即使INTM=0)。 復(fù)位時，所有 ICR位均為零，這意味著： HOLD(非 )/INT1(非 )引腳既是正邊沿觸發(fā)，又是負(fù)邊沿觸發(fā)的(MIDE=0)。 FINT2和 FINT3標(biāo)志位被清除。 INT2(非 )和 INT3(非 )被屏蔽。 注意： 0＝總是讀作 0； R＝讀訪問； W=寫訪問； W1C＝寫入 1將該位清 0；－后的值是復(fù)位后的值。 C2XX中斷控制寄存器 (ICR)I/空間地址 FFECh 非屏蔽中斷 通過以下兩個引腳可以請求硬件非屏蔽中斷： RS(非 ) (復(fù)位 ) RS(非 )是一個能阻止程序流的中斷，它使處理器返回一個預(yù)定狀態(tài)，并從地址 0000h開始執(zhí)行程序。 當(dāng) RS(非 )被確認(rèn)時，狀態(tài)寄存器 ST1的中斷模式 (INTM)位被設(shè)置為 1，以禁止其它可屏蔽中斷。 NMI(非 ) 當(dāng) NMI(非 ) (NMI(非 )引腳，或 NMI指令 )被激活時，處理器迫使程序控制轉(zhuǎn)向矢量單元 24h。另外，可屏蔽中斷被禁止 (狀態(tài)寄存器 STO的 INTM位被置為 1）。 盡管 NMI使用與可屏蔽中斷一樣的邏輯，但它是不被屏蔽的。無論 INTM位的值如何， NMI(非 )產(chǎn)生的中斷都會得到響應(yīng)，不存在 NMI(非 ) 的屏蔽位。如果 NMI(非 )引腳不被使用，則它應(yīng)被置為高電平，以防止意外中斷。 NMI(非 )可被用作軟件復(fù)位。與硬件復(fù)位 (RS(非 ))有所不同的是， NMI(非 )既不影響器件的任何模式，也不中止當(dāng)前有效指令或存儲器的操作。 CPU管理非屏蔽的中斷示意圖 通過以下指令可請求軟件中斷（非屏蔽的）： INTR指令 該指令允許啟動任何的屏蔽中斷，包括用戶定義的中斷 (從 INT8到 INT6和 INT20至 INT31)。 指令操作數(shù) (K)表示 CPU將轉(zhuǎn)移到哪個中斷矢量單元。 當(dāng) INTR中斷被確認(rèn)時，狀態(tài)寄存器 ST1的中斷方式 (INTM)位被置為 1以便禁止其它可屏蔽的中斷。 注意 INTR指令不影響 IFR標(biāo)志。當(dāng)使用 INTR指令啟動一個中斷時，它既不設(shè)置也不清除該標(biāo)志位。軟件與操作不能設(shè)置 IFR標(biāo)志位；只有適當(dāng)?shù)挠布埱罂梢栽O(shè)置。如果一個硬件請求己經(jīng)設(shè)置了中斷標(biāo)志而又使用 INTR指令啟動該中斷，則 INTR指令將不清除 IFR標(biāo)志。 NMI 該指令強(qiáng)迫 CPU轉(zhuǎn)移至中斷矢量地址 24h。 該地址被用于非屏蔽硬件中斷 NMI(非 )， 因此 ， 可置 NMI引腳為低電平或通過執(zhí)行一條NMI(非 )指令來啟動 NMI(非 )中斷 。 當(dāng) NMI(非 )指令被執(zhí)行時 ， INTM置 l可以禁止所有可屏蔽中斷 。 TRAP 該指令迫使 CPU轉(zhuǎn)移到中斷矢量地址 22h。 TRAP指令不禁止任何可屏蔽中斷(INTM不被設(shè)置為 1)， 因此當(dāng) CPU轉(zhuǎn)移到中斷服務(wù)程序時 ， 該中斷服務(wù)程序可被可屏蔽硬件中斷所中斷 (RS和 NMI除外 )。 如果 INTM位在確認(rèn)過程中被置 1，則所有通過硬件啟動的可屏蔽中斷被禁止，這樣，將不會與該中斷服務(wù)程序發(fā)生沖突。 在中斷被請求并被確認(rèn)之后，CPU將根據(jù)中斷矢量轉(zhuǎn)移到相應(yīng)的ISR。 ISR執(zhí)行中斷任務(wù)的程序代碼。在執(zhí)行這些任務(wù)的同時， ISR也許還將保存和恢復(fù)寄存器的值和管理ISRS嵌套。 中斷服務(wù)程序 (ISRS) 在 CPU進(jìn)入中斷服務(wù)程序之前，程序計(jì)數(shù)器的值是自動存儲的。必須對 ISR進(jìn)行設(shè)計(jì)以便保存并恢復(fù)其它重要的寄存器值。 例如，如果設(shè)計(jì)的 ISR需要執(zhí)行一次乘法運(yùn)算，則它就需要使用乘法寄存器 (PREG)。 如果 PREG的當(dāng)前值必須在執(zhí)行完 ISR之后保存在 PREG中，則 ISR必須保存該值，然后執(zhí)行新的乘法運(yùn)算，并存儲該結(jié)果，然后重新裝載原來那個 PREG值。 大多數(shù) ISRS中，某些寄存器的內(nèi)容是需要被存儲的。如果這樣，有必要備份一個通用的保存和恢復(fù)程序，然后在每次中斷時使用該程序。 1. 保存和恢復(fù)寄存器值 2. 管理 ISRs嵌套 C2XX硬件堆棧允許 ISRs的嵌套。在考慮 ISRS嵌套時，須注意以下幾點(diǎn)： 如果希望 ISR被一個可屏蔽中斷所中斷， ISR必須通過對 IMR位(和 ICR值 )適當(dāng)設(shè)置和執(zhí)行允許中斷指令 (CLRC,INTM)來解除中斷屏蔽。 8級硬件堆棧。每當(dāng)執(zhí)行一個中斷或進(jìn)入一個中斷服務(wù)程序時，返回地址將被壓入硬件堆棧。這就提供了一種返回原來程序的方法。硬件堆棧包含 8個單元，這就允許中斷或中斷服務(wù)程序被嵌套 8次。 (其中一級堆棧是為調(diào)試操作所保留的，它被用于斷點(diǎn) /單步調(diào)試操作。如果使用調(diào)試操作，則該級額外堆棧被內(nèi)部使用 )。如果軟件需要超過 8級的堆棧，則可使用 POPD和 PSHD指令將堆棧有效地?cái)U(kuò)展到數(shù)據(jù)存儲器空間。 如果希望 ISR在當(dāng)前 ISR期間發(fā)生，而不是在以后發(fā)生，則在返回(RET)指令之前的若干條指令中插入 CLRC INTM指令。 如果不使用 ISR嵌套，則可避免堆棧溢出。 C2XX具有阻止非常中斷嵌套的特性。如果在執(zhí)行一個 CLRC INTM指令期間發(fā)生了中斷，則 C2XX器件總是在處理已掛起的中斷之前先完成 CLRC INTM和下一條指令。這就確保了在處理一個中斷之前，緊隨 CLRC INTM指令之后的返回指令能得到執(zhí)行。在新的返回地址被壓入堆棧之前，該返回指令將把先前的返回地址彈出棧頂。 為了使 CPU完成返回操作，在執(zhí)行尺 RET指令之后，中斷也將被禁止，直到程序返回后至少一條指令被執(zhí)行。 中斷等待時間 中斷等待時間的長短取決于許多因素，中斷等待時間的長度就是提出中斷請求到響應(yīng)請求之間的時間延遲。例如 :CPU總是在執(zhí)行一個軟件中斷之前完成流水線操作中的所有指令。 講述決定最小等待時間和可能引起的額外等待時間的諸多因素。 最大等待時間受等待狀態(tài)和流水線操作保護(hù)的影響。 本節(jié)內(nèi)容： 對于一個外部可屏蔽硬件中斷來說，其最小等待時間為 8個周期，以實(shí)現(xiàn) CPU與外部中斷的同步、確認(rèn)中斷以及轉(zhuǎn)移到中斷矢量單元。在第 9個周期上，中斷矢量被提取。 對于一個軟件中斷來說，最小等待時間為 4個周期，以使 CPU將程序轉(zhuǎn)移到中斷矢量單元。 1. 流水線操作保護(hù)的等待時間 多周期指令增加了額外周期以便清空流水線。以下原因可使用指令轉(zhuǎn)化成多周期指令： 外部 READY引腳或片內(nèi)等待狀態(tài)發(fā)生器產(chǎn)生的等待狀態(tài)，使得來自外部存儲器的讀、寫指令被延遲。 在請求中斷時，這些等待狀態(tài)可能會影響中斷請求正在執(zhí)行的指