【正文】 置其 IFR標(biāo)志位為 0)， 則向其相應(yīng)的 IFR位寫入 1。 讀 IFR 寫 IFR 注意 在 INTR指令請求中斷時(shí)，如果相應(yīng)的 IFR位被設(shè)置為 1，則 CPU不能自動清除 IFR值。 IMR用于屏蔽外部和內(nèi)部的硬件中斷。 第 5~15位 為保留位并總是為 0。 HOLD/INT1的中斷矢量地址單元為程序存儲器的 0002h。 引腳為負(fù)邊沿和正邊沿觸發(fā)，這一點(diǎn)對于執(zhí)行 HOLD操作的邏輯運(yùn)算有必要 一個(gè)中斷服務(wù)程序 (INT2(非 )和 INT3(非 )中斷矢量地址均為程序存儲器的 0004h單元 ) 。 當(dāng)向 INT2(非 )和 INT3(非 )引腳發(fā)出中斷請求時(shí)， MINT2和 MINT3確定是否將標(biāo)志位 FINTFINT3和 INT2/INT3設(shè)為 1。 當(dāng) INT2/INT3被置 1，則至少有一個(gè)中斷己被掛起。 第 4位 MODE引腳模式 第 4位為 HOLD(非 )/INT1(非 )引腳模式，可選擇下面兩個(gè)可能模式中的一種模式 MODE=0 (雙沿模式 ) HOLD(非 )/INT1(非 )引腳既是正沿，又是負(fù)沿觸發(fā)，上升沿和下降沿均可觸發(fā)中斷請求，該模式對于完成 HOLD操作很有必要。 INT2(非 )未被掛起 INT2(非 )已被掛起 INT2=0 INT2=1 第 1位 MINT3中斷 3屏蔽 第 1位屏蔽外部中斷 INT3(非 )或者為與 IMR的I/INT3位配合，第 1位可解除對 INT3(非 )的屏蔽。 FINT3和 INT2/INT3標(biāo)志位均被INT3(非 )引腳上的中斷請求設(shè)置為 1。 INT3(非 )不被屏蔽。 向 FINT2和 FINT3寫入 1將把這些位設(shè)置為 0，但不能清除 INT2(非 )和 INT3(非 )的中斷請求。如果一個(gè)中斷被 IMR和 /或 ICR屏蔽，則該中斷將不被確認(rèn) (即使INTM=0)。 注意： 0＝總是讀作 0； R＝讀訪問； W=寫訪問； W1C＝寫入 1將該位清 0；－后的值是復(fù)位后的值。另外，可屏蔽中斷被禁止 (狀態(tài)寄存器 STO的 INTM位被置為 1）。 NMI(非 )可被用作軟件復(fù)位。 當(dāng) INTR中斷被確認(rèn)時(shí)，狀態(tài)寄存器 ST1的中斷方式 (INTM)位被置為 1以便禁止其它可屏蔽的中斷。如果一個(gè)硬件請求己經(jīng)設(shè)置了中斷標(biāo)志而又使用 INTR指令啟動該中斷，則 INTR指令將不清除 IFR標(biāo)志。 TRAP 該指令迫使 CPU轉(zhuǎn)移到中斷矢量地址 22h。 ISR執(zhí)行中斷任務(wù)的程序代碼。 例如，如果設(shè)計(jì)的 ISR需要執(zhí)行一次乘法運(yùn)算，則它就需要使用乘法寄存器 (PREG)。 1. 保存和恢復(fù)寄存器值 2. 管理 ISRs嵌套 C2XX硬件堆棧允許 ISRs的嵌套。這就提供了一種返回原來程序的方法。如果軟件需要超過 8級的堆棧，則可使用 POPD和 PSHD指令將堆棧有效地?cái)U(kuò)展到數(shù)據(jù)存儲器空間。如果在執(zhí)行一個(gè) CLRC INTM指令期間發(fā)生了中斷，則 C2XX器件總是在處理已掛起的中斷之前先完成 CLRC INTM和下一條指令。 中斷等待時(shí)間 中斷等待時(shí)間的長短取決于許多因素，中斷等待時(shí)間的長度就是提出中斷請求到響應(yīng)請求之間的時(shí)間延遲。 本節(jié)內(nèi)容： 對于一個(gè)外部可屏蔽硬件中斷來說，其最小等待時(shí)間為 8個(gè)周期，以實(shí)現(xiàn) CPU與外部中斷的同步、確認(rèn)中斷以及轉(zhuǎn)移到中斷矢量單元。以下原因可使用指令轉(zhuǎn)化成多周期指令： 外部 READY引腳或片內(nèi)等待狀態(tài)發(fā)生器產(chǎn)生的等待狀態(tài)，使得來自外部存儲器的讀、寫指令被延遲。 對于一個(gè)軟件中斷來說，最小等待時(shí)間為 4個(gè)周期，以使 CPU將程序轉(zhuǎn)移到中斷矢量單元。 講述決定最小等待時(shí)間和可能引起的額外等待時(shí)間的諸多因素。在新的返回地址被壓入堆棧之前，該返回指令將把先前的返回地址彈出棧頂。 如果不使用 ISR嵌套，則可避免堆棧溢出。 (其中一級堆棧是為調(diào)試操作所保留的，它被用于斷點(diǎn) /單步調(diào)試操作。 8級硬件堆棧。 大多數(shù) ISRS中，某些寄存器的內(nèi)容是需要被存儲的。 中斷服務(wù)程序 (ISRS) 在 CPU進(jìn)入中斷服務(wù)程序之前，程序計(jì)數(shù)器的值是自動存儲的。 如果 INTM位在確認(rèn)過程中被置 1，則所有通過硬件啟動的可屏蔽中斷被禁止，這樣，將不會與該中斷服務(wù)程序發(fā)生沖突。 該地址被用于非屏蔽硬件中斷 NMI(非 )， 因此 ， 可置 NMI引腳為低電平或通過執(zhí)行一條NMI(非 )指令來啟動 NMI(非 )中斷 。當(dāng)使用 INTR指令啟動一個(gè)中斷時(shí)，它既不設(shè)置也不清除該標(biāo)志位。 CPU管理非屏蔽的中斷示意圖 通過以下指令可請求軟件中斷（非屏蔽的）： INTR指令 該指令允許啟動任何的屏蔽中斷，包括用戶定義的中斷 (從 INT8到 INT6和 INT20至 INT31)。無論 INTM位的值如何， NMI(非 )產(chǎn)生的中斷都會得到響應(yīng)，不存在 NMI(非 ) 的屏蔽位。 當(dāng) RS(非 )被確認(rèn)時(shí)，狀態(tài)寄存器 ST1的中斷模式 (INTM)位被設(shè)置為 1，以禁止其它可屏蔽中斷。 FINT2和 FINT3標(biāo)志位被清除。 如果 INT2或 INT3在 ICR中未被屏蔽，則 IFR的標(biāo)志位被置 1而不管 IMR的第一位 (INT2(非 )和 INT3(非 ))的值如何。 注意 當(dāng) CPU確認(rèn)相應(yīng)的中斷時(shí)， FINT2和 FINT3不被自動清除。 MINT2=0 MINT2=l INT2(非 )被屏蔽。 INT3(非 )引腳上的中斷請求不能將 FINT3和 IFR的第 1位 (INT2/INT3)設(shè)置為 1。 FNT3=l 第 3位 FINT3中斷 3標(biāo)志 如果 MINT=3，則 INT3(非 )引腳上的中斷請求將FINT3和 IFR的第 1位 (INT2/INT3)設(shè)置為 1。 如果中斷服務(wù)程序只是希望響應(yīng)其中一個(gè)中斷，則可在 ICR中屏蔽另一個(gè)中斷。 如果想屏蔽 INT3(非 )(阻止標(biāo)志位 FINT3和 INT2/INT3被置 )，則向MINT3寫入 0。 中斷屏蔽寄存器的 (IMR)中的同一個(gè)屏蔽位 。 為區(qū)分該引腳上的兩種操作，中斷服務(wù)程序必須測試 MODE位的值。 若不想屏蔽中斷，則設(shè)其相應(yīng)的 IMR位為 1； 若想屏蔽某個(gè)中斷，應(yīng)將它對應(yīng)的 IMR位寫為 0， 讀 IMR 可以檢查中斷是否己被屏蔽 寫 IMR 可以屏蔽中斷或解除中斷屏蔽 中斷控制寄存器 (ICR) 16bit的中斷控制寄存器 (ICR) 地址為 I/O空間的 FFECh地址單元 中斷控制寄存器控制著HOLD(非 )/INT1(非 )引腳上的操作 ，并單獨(dú)控制 INT2(非 )和 INT3(非 )中斷 。 C2XX(C209除外 )的 IMR寄存器示意圖。 為了避免來自同步串行口和異步串行口的重復(fù)中斷，則應(yīng)在相應(yīng)的中斷服務(wù)程序中清除 IFR位 (從該中斷服務(wù)程序返回之前 )。 確認(rèn)一個(gè)硬件請求也可以清除相應(yīng)的 IFR位 。當(dāng) MODE=O時(shí)，中斷可被正沿和負(fù)沿觸發(fā)。 第 0位 HOLD/INT1(保持 /中斷 1標(biāo)志位 )。如果 INT2(非 )有中斷請求，則 INT2(非 )/INT3(非 )和 (ICR的 )FINT2均被自動設(shè)為 1。 RINT=0 RINT=l 第 2位 TINT (定時(shí)器中斷標(biāo)志位 ) 第二位為定時(shí)器中斷位。為避免重復(fù)中斷，則在中斷服務(wù)程序中向該位寫入 1。 第 5位 TXRXINT(傳送 /接收中斷標(biāo)志 ) 第 5位為異步串行傳送接收中斷標(biāo)志位。當(dāng) CPU接收到一個(gè)可屏蔽中斷請求時(shí) ， IFR中相應(yīng)的標(biāo)志置 1。 INTM不能修改中斷標(biāo)志寄存器 (IFR)、中斷屏蔽寄存器 (IMR)或中斷控制寄存器 (ICR)的內(nèi)容。 可以通過執(zhí)行允許中斷指令 (CLRC INTM)來清除 INTM。 IMR包含了所有可屏蔽中斷的屏蔽位。 可屏蔽硬件中斷只在滿足某些條件后才被確認(rèn)。 對于 INT2(非 )/INT3(非 )，只有當(dāng)中斷信號不被 ICR的屏蔽住所屏蔽時(shí)，中斷請求才被送入CPU。無論中斷是否將被處理器確認(rèn)，這些標(biāo)志都將被設(shè)置。 C2XX將迫使 CPU轉(zhuǎn)移到預(yù)先確定的地址單元 (中斷矢量地址 )，并執(zhí)行 ISR程序。 C2XX必須確認(rèn)中斷請求。 可屏蔽中斷 這類中斷是硬件中斷。 內(nèi)部硬件中斷來自片內(nèi)外圍的信號觸發(fā)。 中斷與中斷管理 中斷也可以用于發(fā)出信號 ， 表明發(fā)出了一個(gè)特別事件 。 每次執(zhí)行重復(fù)指令時(shí)， RPTC值減少 1直到 RPTC=0。 重復(fù)指令 C2XX重復(fù) (RPT)指令允許一條指令的接受次數(shù)為 N+1次。 在條件返回指令的條件被測試時(shí)，返回指令之后的兩個(gè)指令字己從流水線中被提取。 如果滿足 RETC指令執(zhí)行的所有條件，則處理器將把堆棧中的返回地址裝入 PC，并繼續(xù)執(zhí)行調(diào)用或被中斷的程序。 條件返回指令 RETC 被調(diào)用的子程序或中斷服務(wù)程序包含一個(gè)返回指令。 如果所有的條件被滿足 ， 則這兩個(gè)指令將從流水線中退出以使它們不被執(zhí)行 ， 然后從被調(diào)用函數(shù)的第一條指令開始繼續(xù)執(zhí)行條件調(diào)用指令 。 子程序最后必須是一條返回地址。這就允許的程序能在多個(gè)子程序中進(jìn)行選擇。 如果條件不被滿足，則這兩條指令將被執(zhí)行，而不執(zhí)行轉(zhuǎn)移指令。 如果所有的條件被滿足 ， 則 PC裝載轉(zhuǎn)移指令的第二個(gè)字 。 例如 可同時(shí)測試 EQ和 OV， 但不能同時(shí)測試 GT和 NEQ Group2 最多可以選擇三個(gè)條件 每個(gè)條件必須來自一個(gè)不同的目錄 (A、 B或C)；不能從同一個(gè)目錄選擇兩個(gè)條件 。 操作數(shù)符號 條件 條件說明 EQ ACC=0 累加器為 0 NEQ ACC≠0 累加器不為 0 LT ACC0 累加器小于 0 LEQ ACC≤0 累加器小于或等于 0 GT ACC0 累加器大于 0 GEQ ACC≥0 累加器大于或等于 0 C C=1 進(jìn)位位為 1 NC C=0 進(jìn)位位為 0 OV OV=1 累加器溢出 NOV OV=0 累加器不溢出 BIO BIO(非 )低 引腳為低電平 TC TC=1 測試 /控制標(biāo)志為 1 NTC TC=0 測試 /控制標(biāo)志為 0 條件調(diào)用和返回的條件列表 1. 使用多個(gè)條件 多重條件可被列為條件指令操作數(shù)。 3. 無條件返回 當(dāng)碰到一個(gè)無條件返回 (RET)指令時(shí)，它總是被無條件執(zhí)行。 可以將返回地址存儲在堆棧中 ， 并從被調(diào)用函數(shù)的第一條指令開始繼續(xù)執(zhí)行指令操作 。 執(zhí)行子程序或函數(shù)操作之后，返回指令將堆棧中的返回地址裝入 PC，并繼續(xù)執(zhí)行調(diào)用之后的指令操作。 裝入 PC的地址既可以來自轉(zhuǎn)移指令的第二個(gè)字 ， 也可以來自累加器的低 16位字 。 有條件 只有當(dāng)某個(gè)特定條件被滿足時(shí) ， 才能執(zhí)行條件轉(zhuǎn)移 、 調(diào)用或返回 。 只能向新的地址單元傳送指令 。從指令流的定時(shí)關(guān)系也可看出馮 .諾曼結(jié)構(gòu)與哈佛結(jié)構(gòu)處理方式的差別。 流水線操作 指令流水線由一系列總線操作組成。 在使用這些指令時(shí) ， 返回地址 (提取下一指令地址 ) 被壓入 MSTACK 。 經(jīng)過連續(xù) 7次 POP操作之后的 POP操作將得到棧底的值 ， 因此 ， 棧底的值將被逐級復(fù)制直到送入累加器或相應(yīng)的存儲單元 。 每當(dāng)一個(gè)值被壓入棧頂 ， 通過一條指令或通過地址生成邏輯時(shí) ， 各級堆棧內(nèi)容被相應(yīng)地下壓一級 ， 而棧底的內(nèi)容丟失 。 PUSH和 POP POP指令將棧頂?shù)闹邓突乩奂悠鞯牡?16位。 執(zhí)行完子程序或中斷服務(wù)程序后 ， 返回指令將返回地址從棧頂彈回程序計(jì)數(shù)器 。 計(jì)算 GOTO 累加器低 16位的內(nèi)容被裝入 PC。 操作 裝入 PC的地址 順序執(zhí)行 如果當(dāng)前指令占 1個(gè)字，則 PC裝載 PC+1；如果當(dāng)前指令占2個(gè)字則 PC裝載 PC+2。 PC保留將被執(zhí)行的下一個(gè)指令的地址 。 堆棧 程序地址生成邏輯包括一個(gè) 16bit的 8級硬件堆棧 ， 用于存儲多達(dá) 8個(gè)的返回地址 。 程序地址生成描述