系統(tǒng)芯片soc設(shè)計(jì)-資料下載頁(yè)
2025-08-15 20:37本頁(yè)面
【正文】 靜態(tài)驗(yàn)證技術(shù)語(yǔ)法檢查靜態(tài)時(shí)序分析l 傳統(tǒng)的專用集成電路（ ASIC） 設(shè)計(jì)較多采用自底向上（ DowntoTop） 方法，其基本思想是從系統(tǒng)需求出發(fā)，根據(jù)已存在的硬件基本單元?jiǎng)澐衷O(shè)計(jì)樹最末枝的單元模塊。硬件基本單元是由 EDA庫(kù)提供，或外購(gòu)及其它項(xiàng)目已開發(fā)出的單元。 DowntoTop設(shè)計(jì)是基于簡(jiǎn)單 IC設(shè)計(jì)提出的方法，已不能滿足復(fù)雜 ASIC， 特別是 SOC芯片的設(shè)計(jì)要求。SOC設(shè)計(jì)流程框圖 ToptoDown方法整體考慮了 SoC芯片軟 /硬件系統(tǒng)設(shè)計(jì)的要求，將系統(tǒng)需求、處理機(jī)制、芯片體系結(jié)構(gòu)、各層次電路及器件、算法模型、軟件結(jié)構(gòu)、協(xié)同驗(yàn)證緊密結(jié)合起來(lái)，從而用單個(gè)或極少幾個(gè)芯片完成整個(gè)系統(tǒng)的功能。如圖所示， SOC平臺(tái)的設(shè)計(jì)流程分為以下幾個(gè)主要步驟：（ 1）系統(tǒng)總體方案設(shè)計(jì)：芯片系統(tǒng)功能、指標(biāo)定義、需求分析、產(chǎn)品市場(chǎng)定位、軟 /硬件劃分、指標(biāo)分解等整體方案論證。 （ 2）軟 /硬件方案設(shè)計(jì)：確定芯片系統(tǒng)功能的軟 /硬件劃分，軟 /硬件體系結(jié)構(gòu)，模塊功能的詳細(xì)描述及技術(shù)指標(biāo)要求、時(shí)序、接口定義等工作。 （ 3）模塊設(shè)計(jì)開發(fā)：完成硬件模塊的開發(fā)、行為及 時(shí)序仿真測(cè)試、底層硬件驅(qū)動(dòng)程序編寫、算法設(shè)計(jì)及仿真、協(xié)議和應(yīng)用軟件的設(shè)計(jì)與開發(fā)。對(duì)于復(fù)雜的功能模塊，可進(jìn)一步劃分成子模塊。在算法仿真時(shí)，根據(jù)系統(tǒng)指標(biāo)的要求劃分出信號(hào)處理硬件加速模塊。 （ 4）軟 /硬件協(xié)同仿真測(cè)試：主要測(cè)試系統(tǒng)方案和軟 /硬件模塊設(shè)計(jì)功能的正確性。 （ 5）軟 /硬件協(xié)同仿真測(cè)試：主要測(cè)試系統(tǒng)方案和軟 /硬件模塊設(shè)計(jì)功能的正確性。 （ 6）樣片的測(cè)試：基于 SoC樣片的系統(tǒng)功能及性能指標(biāo)測(cè)試。 ToptoDown設(shè)計(jì)過(guò)程體現(xiàn)了層次化及目標(biāo)化的系統(tǒng)設(shè)計(jì)思想，在 SOC芯片設(shè)計(jì)時(shí)具有如下優(yōu)點(diǎn)： （ 1）整體考慮了 SOC芯片中軟件及硬件設(shè)計(jì)。SOC芯片通常內(nèi)嵌了 MPU和 DSP處理器，軟件包含了硬件驅(qū)動(dòng)、算法、協(xié)議、應(yīng)用程序、實(shí)時(shí)操作系統(tǒng)等，在設(shè)計(jì)過(guò)程中軟件占有相當(dāng)大的比例，軟件的難度和工作量隨芯片復(fù)雜度的增加而進(jìn)一步提高。 （ 2）采用軟 /硬件協(xié)同設(shè)計(jì)，使軟 /硬件開發(fā)、測(cè)試工作能夠并行進(jìn)行。 （ 3）有利于 IP核的采用和可復(fù)用 IP模塊成果的產(chǎn)生。 （ 4）更加完善的測(cè)試、驗(yàn)證手段。由于 ASIC的集成度、 復(fù)雜度不斷增加和投片費(fèi)用較高，芯片功能和性能測(cè)試及驗(yàn)證在 SOC開發(fā)工作中起到越來(lái)越重要的作用。 可見，采用 ToptoDown方法設(shè)計(jì) SOC芯片，可充分保證芯片功能和性能技術(shù)指標(biāo)達(dá)到設(shè)計(jì)要求，有利于縮短開發(fā)周期，降低開發(fā)成本及產(chǎn)品的單片價(jià)格。ToptoDown是 SOC芯片設(shè)計(jì)方法的一種思想，它借鑒了當(dāng)今先進(jìn)的嵌入式系統(tǒng)設(shè)備設(shè)計(jì)方法與技術(shù)，其發(fā)展與完善很大程度上依賴于相關(guān) EDA技術(shù)的進(jìn)步。l 系統(tǒng)級(jí)驗(yàn)證：系統(tǒng)設(shè)計(jì)。建立軟硬件協(xié)同驗(yàn)證環(huán)境l 模塊級(jí)驗(yàn)證：模塊和 IP，基礎(chǔ)l 門級(jí)驗(yàn)證：門級(jí)網(wǎng)表的功能和時(shí)序l 物理級(jí)驗(yàn)證：芯片版圖的正確性不同層次驗(yàn)證SOC測(cè)試l IP核的測(cè)試測(cè)試機(jī)制和測(cè)試向量l IP核測(cè)試訪問(wèn)測(cè)試訪問(wèn)路徑 宏模塊測(cè)試l IP核測(cè)試外殼： 接口正常操作模式； IP核測(cè)試模式；互聯(lián)測(cè)試模式；分離模式；旁路模式SOC的物理設(shè)計(jì)考慮l 天線效應(yīng)l 電遷移效應(yīng)l 信號(hào)完整性SOC的發(fā)展趨勢(shì)
數(shù)學(xué)相關(guān)推薦
鄂ICP備17016276號(hào)-1