華科組成原理課程設(shè)計-mips流水線cpu-資料下載頁
2025-08-09 14:48本頁面
【正文】 1reg2 = reg1 amp。 1302200010011000000100010000000000000000100000002ori reg1, reg2, 1reg2 = reg1 | 1342200010011010000100010000000000000000100000003sllv reg1, reg2, reg2reg2 = reg1 reg2002210040000000000100010000100000000010000000004slt reg1, reg2, reg2reg2 = (reg1 reg2)0022102A0000000000100010000100000010101000000005sw reg0, reg1, 0mem[reg0 + 0] = reg1AC0100001010110000000001000000000000000000000006lw reg0, reg3, 0reg3 = mem[reg0 + 0]8C03000010001100000000110000000000000000 表12. 測試程序1 程序2主要用來測試軟中斷和硬中斷功能，程序如表13所示。主存地址指令結(jié)果描述機器指令的機器碼十六進制二進制00000000addi reg0, reg1, 2reg1 = reg0 + 2200100020010000000000001000000000000001000000001andi reg1, reg1, FFFFreg1 = reg1 + FFFF2021FFFF0010000000100001111111111111111100000002addi reg0, reg1, 1reg1 = reg0 + 1200100010010000000000001000000000000000100000003addi reg0, reg1, 2reg1 = reg0 + 2200100020010000000000001000000000000001000000004addi reg0, reg1, 3reg1 = reg0 + 3200100030010000000000001000000000000001100000005addi reg0, reg1, 4reg1 = reg0 + 420010004001000000000000100000000000001000000000Apush壓PC、R61F800000E111110000000000000000000000011100000000EpopPC、R61出棧FC05000011111100000001010000000000000000 表13. 測試程序2 程序3主要用來測試跳轉(zhuǎn)指令的正確性，由于push和pop指令中已經(jīng)隱含了J指令，因此這里只對bne指令進行測試，程序如表14所示。主存地址指令結(jié)果描述機器指令的機器碼十六進制二進制00000000addi reg0, reg1, 2reg1 = reg0 + 2200100020010000000000001000000000000001000000001addi reg0, reg2, 0reg2 = reg0 + 0200200000010000000000010000000000000000000000002addi reg2, reg2, 1reg2 = reg2 + 1204200010010000001000010000000000000000100000003bnz reg1, reg2, 2if (reg1 != reg2) pc = pc + 1 21422000200010100001000100000000000000010表14. 測試程序37. 測試結(jié)果與仿真圖所有測試程序均在最終檢查時驗收，其在FPGA開發(fā)板上的實際的運行結(jié)果均在課設(shè)驗收時得到了確認，三個測試程序的結(jié)果均符合預(yù)期，這里便不再贅述。此外由于仿真圖上通過縮放后已經(jīng)無法看清32位寄存器具體的值，即使放在這里也根本無法看清其具體值，毫無意義。因此仿真圖便不再放在報告里。五、 課設(shè)總結(jié)1. 課設(shè)中遇到的問題這次課設(shè)中遇到的主要問題有如下這些：指令周期數(shù)問題。（單周期與雙周期的選擇）是否設(shè)立單獨的譯碼器的問題。（集中譯碼與分布譯碼的選擇）① 是否保留非流水中針對跳轉(zhuǎn)指令的優(yōu)化問題。（結(jié)構(gòu)一致性的取舍）② 寄存器組讀寫順序問題。（先讀后寫與先寫后讀的選擇）③ 寫回段的取舍問題。（與問題④密切相關(guān)）④ JNZ指令帶來的結(jié)構(gòu)問題。（唯一的四輸入指令，以及不修改rt）⑤ 同步復位或異步復位的選擇。⑥ 仿真與上板測試的區(qū)別。其中①~⑥，這里便不加贅述。對于問題⑦，最初我們的設(shè)計中選擇了異步復位，仿真順利通過。但是后來在編譯中發(fā)現(xiàn)一個寄存器不能在兩個always中賦值，因此我們改為了同步復位。對于問題⑧，在中期檢查時我們只做了仿真，并沒有上板進行實際的測試。在那時，老師便一再強調(diào)仿真與上板測試的差異性，仿真結(jié)果正確只是上板測試結(jié)果的必要條件。在仔細斟酌老師的話后我認為，仿真與上板測試最大的區(qū)別就在于開發(fā)板上是存在時延的，而仿真確是在理想狀態(tài)下的測試結(jié)果。因此在后面的設(shè)計中我充分考慮了時延的問題，盡量避免有前后相關(guān)關(guān)系的值在同一沿上變化，這也就有了雙指令周期以及分布譯碼的設(shè)計。功夫不負有心人，我組是班上少有的在上板測試中沒有出現(xiàn)任何問題的小組。參考文獻[1] 張晨曦, 王志英, 沈立, 劉依. 計算機系統(tǒng)結(jié)構(gòu)教程. 北京: 清華大學出版社, 2009: 53~90[2] 秦磊華, 吳非, 莫正坤. 計算機組成原理. 北京: 清華大學出版社, 2011: 203~27718
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1