【正文】 ① 基于 CLK進(jìn)行信號(hào)鎖存及 I/O； MEM從 所接收地址 開始， 連續(xù)讀 /寫 多個(gè)存儲(chǔ)字 (內(nèi)部計(jì)數(shù)器產(chǎn)生各存儲(chǔ)字地址 )，減少了 多個(gè)地址連續(xù) 數(shù)據(jù)傳送的平均 TM 59 工作方式 REG 行地址鎖存器 列地址鎖存器 行多路器 A體 DRAM (1M 8) 行譯碼器 列譯碼器 讀放和 I/O門 數(shù)據(jù)輸出緩沖器 D7～ D0 CAS RAS WE CE A10～ A0 數(shù)據(jù)輸入緩沖器 刷新計(jì)數(shù)器 控制 邏輯 CLK B體 DRAM (1M 8) 行譯碼器 讀放和 I/O門 成組傳送 計(jì)數(shù)器 ② 支持 成組傳送 方式 猝發(fā)長(zhǎng)度 — 由 工作方式 REG確定 常規(guī)傳送 表示 — 猝發(fā)長(zhǎng)度 =1的成組傳送 操作步驟 — a)設(shè)置 猝發(fā)長(zhǎng)度、 b)首地址及操作命令 與上次相同時(shí) 無(wú)需設(shè)置 用 特殊命令 設(shè)置 A/B體：同時(shí)實(shí)現(xiàn)操作與刷新 設(shè)置 CE 60 (3)DDR SDRAM(Double Data Rate SDRAM) *提高性能思路： 使用 多體交叉存取 技術(shù)， 減小 TM *實(shí)現(xiàn)原理： 核心 CLK I/O CLK 總線 CLK 100MHz 100MHz 100MHz SDRAM 存儲(chǔ)體 I/O 緩沖 W W 核心 CLK I/O CLK 總線 CLK 100MHz 100MHz 100MHz DDR SDRAM 存儲(chǔ)體 I/O 緩沖 W W W 存儲(chǔ)體 *DDR2 SDRAM： 由 4個(gè)存儲(chǔ)體組成， 與 DDR SDRAM原理基本相同。 核心 CLK I/O CLK 總線 CLK 100MHz 200MHz 200MHz DDR2 SDRAM 存儲(chǔ)體 I/O 緩沖 W W W 存儲(chǔ)體 存儲(chǔ)體 存儲(chǔ)體 W W ◇ 多模塊 MEM為 MEM級(jí) 優(yōu)化技術(shù) 高性能 MEM為 MEM內(nèi) 優(yōu)化技術(shù) 兩個(gè)存儲(chǔ)體輪流工作， CLK上升沿和下降沿均 I/O 61 雙端口存儲(chǔ)器 同時(shí)支持兩個(gè)操作 *結(jié)構(gòu)： 2套譯碼 +I/O+讀寫電路， 1個(gè)存儲(chǔ)陣列 +判斷邏輯電路 *應(yīng)用： 并行操作的寄存器堆 (組 )， Cache目錄表等 2K 8 SRAM陣列 A3L~A0L 判斷邏輯電路 D7L~D0L WEL BUSYL I/O電路 列選擇 行選擇 A10L~A4L I/O電路 列選擇 行選擇 CSL …… A3R~A0R D7R~D0R WER BUSYR A10R~A4R CSR …… 存儲(chǔ)元連接 —2個(gè)獨(dú)立的 行選 MOS管、數(shù)據(jù)線及列選 MOS管 *沖突判斷： 同時(shí) 對(duì) 同一存儲(chǔ)元 操作時(shí)沖突，某個(gè) BUSY有效； 作業(yè)二： P143— 1 1 14 62 167。 高速緩沖存儲(chǔ)器 一、 Cache的基本原理 *Cache的功能： 是 主存 的 快速 緩沖器 數(shù)據(jù)為主存中數(shù)據(jù)的 拷貝 存儲(chǔ)陣列 控制器 陣列地址 CPU 主存 (SRAM) 主存地址 主存地址 *Cache的性能： 命中率 (H)— HC=NC/(NC+NM) 其中 ,(NC+NM)— CPU訪存總次數(shù)， NC、 NM— 訪存在 Cache、主存中的 命中 次數(shù) √ 平均訪問(wèn)時(shí)間 — TA=HCTCache+(1HC)TMem 63 Cache的存儲(chǔ)空間管理 (1)Cache與主存的信息交換單位 *目標(biāo)： 盡量減小平均訪問(wèn)時(shí)間 TA *減小 TA的方法分析： ①提高 HC— ∑T Mem＝ TM首地址 +n TM數(shù)據(jù) 程序訪問(wèn)局部性 ② 減小 TMem— ∑T Mem＝ n (TM地址 +TM數(shù)據(jù) ) 相鄰信息 一起 在 Cache中 猝發(fā)傳送 *Cache與主存的信息交換單位： 字塊 (又稱 塊 或 行 ) 字塊大小確定方法 — HC較高時(shí)的 n， (∑T Mem)/n≈T Cache； 字塊大小 — 常為 8個(gè)字左右 64 (2)Cache的存儲(chǔ)空間管理 *Cache陣列的編址單位： 與主存相同 (字或字節(jié) )； *Cache與主存間的信息交換管理： 交換單位為塊 ① 主存與 Cache均 劃分 成若干 大小相同的塊 ； ② Cache塊 存放 主存塊 信息時(shí)， 標(biāo)志 對(duì)應(yīng)主存塊的塊號(hào)； … … 有效位 塊標(biāo)記 * 0 0 * 所有 塊標(biāo)記合稱為 塊目錄表 塊 0 塊 2c1 Cache空間 … … 0 2b1 … … … 0 2b1 … 塊 0 塊 2m1 主存空間 … … 0 2b1 … … … 0 2b1 … c位 b位 Cache 地址 Cache塊號(hào) 塊內(nèi)地址 m位 b位 主存 地址 主存塊號(hào) 塊內(nèi)地址 1 i塊目錄表 62 65 Cache的基本工作原理 *完成訪問(wèn)步驟： 訪問(wèn) Cache陣列 有空位置 i? 調(diào)入 目標(biāo)塊 (到塊 i位置 ) Y N 找出 被替換塊 i 騰空 塊 i中內(nèi)容 替換算法 N 查 目錄表 命中？ 塊內(nèi)地址 主存地址 Cache塊號(hào) Cache地址 主存塊號(hào) 塊內(nèi)地址 Y 地址 變換 CPU操作 =寫？ Y 將數(shù)據(jù) 寫回 主存 N 映像規(guī)則 寫策略 ① 地址 變換 (主存地址 → Cache地址 )； ② 訪問(wèn) Cache陣列； ③ 保持 一致性 (Cache與主存之間 ) *實(shí)現(xiàn)要求： 全部工作均由硬件完成 (對(duì)程序員透明 )！ *相關(guān)技術(shù) — 映像規(guī)則、替換算法、寫策略。 66 Cache的結(jié)構(gòu)與組成 *存儲(chǔ)體： 由 SRAM構(gòu)成，支持猝發(fā)傳送模式； *地址映像及變換機(jī)構(gòu)： 由目錄表、比較器等組成； 目錄表 — 行數(shù) =Cache塊數(shù)，表項(xiàng) =有效位 +塊標(biāo)記 +? CPU 主存地址 MEM Bus 存儲(chǔ)體 (SRAM) 控制器 地址映像及變換機(jī)構(gòu) 數(shù)據(jù) (字 /次 ) 主存 (DRAM) 替換機(jī)構(gòu) MUX 命令 數(shù)據(jù) (塊 /次 ) 主存地址 命令 Cache 地址 命令 地址映像機(jī)構(gòu) — 決定查目錄表的 哪些行 及 塊標(biāo)記 組成 └→ 影響變換的性能及成本 地址變換機(jī)構(gòu) — 查表并比較，命中時(shí) 直接形成 Cache地址 不命中時(shí) 調(diào)入塊或替換塊 后再 形成 64 67 *控制器： Cache工作過(guò)程中所有的 信號(hào)產(chǎn)生及時(shí)序控制 塊內(nèi)地址 t 主存地址： 塊號(hào) 比較器 1 不命中的處理 不命中時(shí) 塊內(nèi)地址 t 塊號(hào) Cache 地址 : 命中時(shí) j 塊 0 塊 2c1 目錄表 塊 j … … 1 i 0 a 1 b 有效位 塊標(biāo)記 i *替換機(jī)構(gòu)： 按替換算法 選擇 某被替換塊，再 塊寫回 及 塊調(diào)入 被替換塊 目標(biāo)塊 65 68 二、 Cache的相關(guān)技術(shù) 地址映像及變換 *實(shí)現(xiàn)功能： 某主存塊可存放到 Cache中 哪些塊位置 ？ (1)全相聯(lián)地址映像及變換 *映像規(guī)則： 主存塊 i可映射到 Cache的任意一個(gè)塊； 塊內(nèi)地址 t b位 主存地址 塊號(hào) i m位 塊內(nèi)地址 t 塊號(hào) j Cache地址 直接 主存空間 Cache空間 塊 0 塊 2m1 … … 塊 i 塊 0 塊 2c1 … … 塊 j 目錄表： 塊 標(biāo) 記 主存地址的塊號(hào) (m位 ) 查表行數(shù) — 所有行 *性能指標(biāo)： 調(diào)入塊時(shí)的 塊 沖突概率 、地址變換的 速度與成本 └→ 對(duì)命中率 H有很大影響 69 *地址變換方法： 比較 目錄表 所有行 ， 命中時(shí)行號(hào) 即為變換后的塊號(hào)； ① 查表區(qū)域 =? 1 ② 不命中時(shí) 不命中 的處理 *特征： 塊映像 — 塊沖突概率 最低 ； 地址變換 — 速度 最慢 、或成本 最高 命中時(shí) ③ j 塊內(nèi)地址 t b位 主存地址： 塊號(hào) i m位 塊內(nèi)地址 t 塊號(hào) Cache地址： 塊 0 塊 2c1 目錄表 塊 j … … 1 i 0 a 1 b 有效位 塊標(biāo)記 70 例 1： CPU支持最大主存容量 1MB、按字節(jié)編址，塊大小 16B，Cache容量為 8KB。全相聯(lián)映像方式時(shí)，⑴主存地址格式及參數(shù)？⑵ Cache地址格式及參數(shù)？⑶目錄表行數(shù)？塊標(biāo)記位數(shù)？ ⑷若目錄表項(xiàng)為 有效位 ,塊標(biāo)記 ， CPU訪問(wèn) 36454H主存單元時(shí)，則 Cache命中時(shí)的目錄表項(xiàng)？ 解： ⑴主存地址格式： 塊內(nèi)地址 塊號(hào) 4位 16位 主存地址長(zhǎng)度 =log2(1MB/1B)=log2220=20位， 塊內(nèi)地址長(zhǎng)度 =log2(16B/1B)=log216=4位， ⑵ Cache有 個(gè)塊， Cache塊號(hào)位數(shù) = 位， 塊內(nèi)地址 塊號(hào) 4位 9位 ⑶ 目錄表行數(shù) = 行，塊標(biāo)記位數(shù) = 位； 512 16 9 (8KB/16B)=512 ⑷ 主存地址 =( 0011 0110 0100 0101 0100)2， Cache命中時(shí)目錄表項(xiàng) =1， 3645H 71 塊 0 塊 G1 區(qū) 0 塊 G 塊 2G1 區(qū) 1 塊 (2mc1)G 塊 2mcG1 區(qū) 2mc1 … … … … 塊 0 塊 1 塊 G1 … 主存空間 Cache空間 塊內(nèi)地址 t c位 b位 主存地址 區(qū)內(nèi)塊號(hào) j 區(qū)號(hào) r mc位 塊內(nèi)地址 t 塊號(hào) j Cache地址 直接 目錄表： 塊 標(biāo) 記 主存地址的區(qū)號(hào) (mc位 ) 查表行數(shù) 一行 (2)直接地址映像及變換 *映像規(guī)則： 主存塊 i可映射到 Cache的塊 j=(i mod G)； 72 *地址變換方法： 比較 目錄表 相應(yīng)行 ， 命中時(shí) 主存地址的 區(qū)內(nèi)塊號(hào) 即為變換后的塊號(hào)； ① 查表區(qū)域 =? 1 ② 塊內(nèi)地址 t 塊號(hào) Cache地址 : 主存地址： 塊內(nèi)地址 t c位 b位 區(qū)內(nèi)塊號(hào) j 區(qū)號(hào) r mc位 塊 0 塊 2c1 目錄表 塊 j … … 1 r 0 a 1 b 有效位 塊標(biāo)記 j 命中時(shí) ③ 不命中時(shí) 不命中 的處理 *特征： 塊映像 — 塊沖突概率 最高 ； 地址變換 — 速度 最快 、成本 最低 69 73 例 2： CPU支持最大主存容量 1MB、按字節(jié)編址，塊大小 16B，Cache容量為 8KB。直接映像方式時(shí)， ⑴主存及 Cache地址格式及參數(shù)？ ⑵目錄表行數(shù)？塊標(biāo)記位數(shù)？ ⑶若目錄表項(xiàng)為 有效位 ,塊標(biāo)記 ， CPU訪存地址為 36454H時(shí)