計算機(jī)組成與系統(tǒng)結(jié)構(gòu)-資料下載頁
2025-04-13 23:15本頁面
【正文】 一個方便有效的交流平臺 ? 獲 2022年江蘇省優(yōu)秀多媒體課件特等獎 課程相關(guān)的立項項目和成果 ? 校 985一期：課程網(wǎng)站建設(shè) ? 校 985二期：雙語教學(xué)建設(shè) ? 校 985二期：精品教材建設(shè) ? “十一五”國家級規(guī)劃教材 ? 南京大學(xué)精品課程建設(shè) ? 教育部 微軟精品課程建設(shè) ? 江蘇省精品課程建設(shè) 成果： 1. 課程網(wǎng)站為 2022年江蘇省優(yōu)秀多媒體課件特等獎 2. 出版“十一五”國家級規(guī)劃教材 3. 學(xué)生創(chuàng)新項目“基于 FPGA的 MIPS32流水線處理器的設(shè)計與實現(xiàn)”在 Altera公司 2022年亞洲創(chuàng)新設(shè)計大賽中獲得中國大陸賽區(qū)二等獎 4. “計算機(jī)系統(tǒng)和設(shè)計”為江蘇省優(yōu)秀課程群 課程建設(shè)的進(jìn)一步規(guī)劃 ? 設(shè)計并開發(fā)完善的隨課堂教學(xué)進(jìn)行的編程和模擬實驗 – 充分挖掘在 C、 Java、 C++等高級語言程序設(shè)計中的相關(guān)內(nèi)容，讓學(xué)生在學(xué)習(xí)課程時增強(qiáng)感性認(rèn)識，從而加深其理性認(rèn)識 – 完善 ISA模擬器的功能，使學(xué)生在使用中深刻體會指令集體系結(jié)構(gòu) – 收集或自行設(shè)計 cache模擬器和 VM模擬器 ? 完善 FPGA實驗內(nèi)容 – 增加用 SOPC Builder工具實現(xiàn)子程序（遞歸函數(shù)調(diào)用）和堆棧的實驗 – 加強(qiáng)對大作業(yè)的組織引導(dǎo)和考核管理 ? 流水線 CPU（是否帶轉(zhuǎn)發(fā)、冒險檢測；延遲槽； ……. ） ? 是否支持中斷、異常 ? 是否帶 cache；是否支持 MMU ? 是否加總線和 I/O；是否能連接 PC機(jī)的超級終端和 VGA顯示 ? …… ? 自編實驗講義在成熟時擬規(guī)劃出版教材 課程群建設(shè)的規(guī)劃 3計算機(jī)組成與系統(tǒng)結(jié)構(gòu) 1計算機(jī)系統(tǒng)概論 4微機(jī)接口技術(shù) 5嵌入式系統(tǒng)技術(shù) 2數(shù)字邏輯與數(shù)字系統(tǒng)設(shè)計 6高級體系結(jié)構(gòu) 圖形處理 / 圖像處理 / 多媒體 (音 /視頻 )處理 / 文本處理 / MIS… 數(shù)據(jù)結(jié)構(gòu) /程序設(shè)計 /算法分析 /… 7計算機(jī)網(wǎng)絡(luò)與通信 8操作系統(tǒng) 9編譯系統(tǒng) 圍繞“計算機(jī)組成與系統(tǒng)結(jié)構(gòu)”形成若干不同規(guī)模的課程群，分步規(guī)劃建設(shè) “計算機(jī)體系結(jié)構(gòu)” 課程群： 1+2+3+4+5+6 “計算機(jī)組成與結(jié)構(gòu)” 課程群： 1+2+3+4+5 “計算機(jī)系統(tǒng)平臺” 課程群： 1+2+3+4+5+6+7+8+9(+10) Uniprocessor Multiprocessor 硬件 +系統(tǒng)平臺軟件 從計算機(jī)層次化觀點來看 10 互聯(lián)網(wǎng)技術(shù)、數(shù)據(jù)庫、軟件體系結(jié)構(gòu)、軟件中間件技術(shù) 課程群內(nèi)容框架設(shè)置 ? “數(shù)字邏輯和數(shù)字系統(tǒng)” （部件級） – 圍繞組合邏輯設(shè)計和時序邏輯設(shè)計兩大核心內(nèi)容進(jìn)行展開 – 采用“實例化”教學(xué)思想，以后續(xù)課程所用功能部件作為設(shè)計實例 – 加強(qiáng)對大型硬件設(shè)計平臺和開發(fā)工具等的實驗力度 （包括硬件描述語言、 FPGA設(shè)計等） ? 計算機(jī)組成與系統(tǒng)結(jié)構(gòu) （“處理器和存儲器”級） – 以“ C語言 → MIPS匯編 → MIPS目標(biāo)代碼 → MIPS處理器設(shè)計”為主線 – 以“高級語言及匯編程序設(shè)計”和“ MIPS 模擬器”為先導(dǎo) – 從程序員角度出發(fā)，強(qiáng)調(diào)軟件和硬件之間的關(guān)聯(lián) – 重點在流水線 CPU設(shè)計（實驗大作業(yè)：流水線 CPU設(shè)計） ? 微機(jī)接口技術(shù) （“處理器 +存儲器 +總線 +I/O”級） – 以 Intel公司的 x86處理器和基于 IA32體系結(jié)構(gòu)的 PC機(jī)為實例 – 實驗：一系列基于 SOPC技術(shù)（基于 NiosII軟核）的總線和 I/O接口實驗 ? 嵌入式系統(tǒng)技術(shù) （“硬件 (軟核 )+SOC+OS+應(yīng)用”級） – 在系統(tǒng)和應(yīng)用級開展實驗 – 基于 ARM處理器和 μCOSⅡ 操作系統(tǒng)的簡單嵌入式軟件開發(fā)實驗 – 基于 NiosII的應(yīng)用系統(tǒng)開發(fā)實驗 ? 高級體系結(jié)構(gòu)（面向研究生和高年級本科生） – 多核多線程處理器設(shè)計、多處理器技術(shù)、并行處理 …… 規(guī)劃課程內(nèi)容、構(gòu)建公共實驗平臺，系統(tǒng)地建立較為完善的知識體系和框架 課程群實驗教學(xué)總體思路 ? 實驗教學(xué)目標(biāo) – 常用功能部件的設(shè)計、流水線 CPU設(shè)計 – 基于 SOPC實現(xiàn)處理器、存儲器、總線和 I/O的連接，并實現(xiàn)對外設(shè)的控制 – 基于軟核處理器和 OS進(jìn)行簡單應(yīng)用程序開發(fā) ? 實驗教學(xué)思路 – 所有課程實驗在統(tǒng)一平臺上實現(xiàn)，實驗內(nèi)容相互依托、避免重復(fù)、逐步深入 所有課程的實驗都在 AlteraDE2開發(fā)板上進(jìn)行，便于鞏固和加深理解實驗內(nèi)容 – 由低層逐步向高層過渡，最終使學(xué)生全面建立計算機(jī)系統(tǒng)的概念 功能部件 → CPU→“CPU BUSMM和 I/O”互連系統(tǒng) → 硬件 +OS→ 硬件 +OS+簡單軟件 – 采用由簡到繁、先模擬再仿真的 CPU設(shè)計實驗教學(xué)方式 從模擬器入手、以功能部件設(shè)計為先導(dǎo)、單周期 CPU設(shè)計為過渡、最終實現(xiàn)流水線 CPU 最終目標(biāo)（近三年） 逐步把 “高級體系結(jié)構(gòu)”、“操作系統(tǒng)”、“數(shù)字信號處理”、“圖像處理”、“多媒體技術(shù)” 等課程的相關(guān)實驗也加到該實驗平臺上，形成緊密相關(guān)的綜合硬件和軟件的系列實驗
黨政相關(guān)相關(guān)推薦
鄂ICP備17016276號-1