【正文】 時(shí)間比較一致的場合。 特點(diǎn)： 人才是培養(yǎng)出來的 同步式數(shù)據(jù)輸入時(shí)序 第 3章 系統(tǒng)總線 總線控制 T1 總線傳輸周期 T2 T3 T4 時(shí)鐘 地址 讀 命令 數(shù)據(jù) 時(shí)間 讀命令有效 數(shù)據(jù)線上 出現(xiàn)數(shù)據(jù) 主模塊 發(fā)出地址 主模塊 發(fā)讀命令 從模塊 提供數(shù)據(jù) 主模塊 撤銷讀命令 人才是培養(yǎng)出來的 同步式數(shù)據(jù)輸出時(shí)序 第 3章 系統(tǒng)總線 總線控制 T1 總線傳輸周期 T2 T3 T4 時(shí)鐘 地址 寫 命令 數(shù)據(jù) 人才是培養(yǎng)出來的 第 3章 系統(tǒng)總線 總線控制 （ 2）異步通信 不互鎖方式 半互鎖方式 全互鎖方式 ① 沒有公共時(shí)鐘。 ② 采用握手方式，即請求應(yīng)答方式。 ③ 相互通信的設(shè)備其工作速度參差不齊。 特點(diǎn)： 主設(shè)備 從設(shè)備 請求信號(hào) 主設(shè)備 回答信號(hào) 從設(shè)備 人才是培養(yǎng)出來的 同步 發(fā)送方 用系統(tǒng) 時(shí)鐘前沿 發(fā)信號(hào)。 接收方 用系統(tǒng) 時(shí)鐘后沿 判斷、識(shí)別。 第 3章 系統(tǒng)總線 總線控制 采用公共時(shí)鐘，加入等待機(jī)制，有等待信號(hào)線（ WAIT） 既有同步特征，又有異步特征。 特點(diǎn) : T1 T2 T3 T4 TW（ 1N） 等待狀態(tài) TW是公共時(shí)鐘的整數(shù)信。 (3) 半同步通信 （ 同步、異步 結(jié)合） 異步 允許不同速度的模塊和諧工作 增加一條 “等待”響應(yīng)信號(hào) WAIT 人才是培養(yǎng)出來的 第 3章 系統(tǒng)總線 總線控制 小結(jié) 同步通信、異步通信、半同步通信 共同點(diǎn) ? 主模塊發(fā)地址 、命令 ? 從模塊準(zhǔn)備數(shù)據(jù) ? 從模塊向主模塊發(fā)數(shù)據(jù) 總線空閑 占用總線 不占用總線 占用總線 一個(gè)總線傳輸周期（以輸入數(shù)據(jù)為例） 求同存異 人才是培養(yǎng)出來的 第 3章 系統(tǒng)總線 總線控制 （ 4）分離式通信 將總線周期分解為兩個(gè)子周期， 充分挖掘系統(tǒng)總線每瞬間的潛力。 精髓： 一個(gè)總線傳輸周期 子周期 1 子周期 2 主模塊 申請 占用總線 ，使用完后， 即 放棄總線 的使用權(quán)。 從模塊 申請 占用總線 ，將各種信 息送至總線上。 主模塊 設(shè)備 A 設(shè)備 B Bus 主 /從 主 /從 人才是培養(yǎng)出來的 第 3章 系統(tǒng)總線 總線控制 分離式通信特點(diǎn) 1. 各模塊有權(quán)申請占用總線 4. 采用同步方式通信，不等對(duì)方回答 3. 各模塊準(zhǔn)備數(shù)據(jù)時(shí)，不占用總線 2. 總線被占用時(shí)，無空閑 特點(diǎn) 充分發(fā)揮了 總線的有效占用 設(shè)備 A 設(shè)備 B Bus 主 /從 主 /從 Pc機(jī) 人才是培養(yǎng)出來的 第 3章 系統(tǒng)總線 總線控制 復(fù)習(xí)參考題 第 1 題 第 2 題 第 3 題 第 4 題 第 5 題 第 6 題 第 8 題 第 10 題 人才是培養(yǎng)出來的 第 4章 存儲(chǔ)器 ? 167。 ? 167。 ? 167。 （ Cache） ? 167。 人才是培養(yǎng)出來的 第 4章 存儲(chǔ)器 – 硬盤 軟盤 光盤 磁帶 存儲(chǔ)器：用來存放程序和數(shù)據(jù)，是計(jì)算機(jī)系統(tǒng)中的記憶設(shè)備。 基本常識(shí) 磁鼓 內(nèi)存條 U盤 MP3 MP4 移動(dòng)硬盤 人才是培養(yǎng)出來的 1. 按存儲(chǔ)介質(zhì)分類 第 4章 存儲(chǔ)器 – 一、存儲(chǔ)器分類 （ 1） 半導(dǎo)體存儲(chǔ)器 雙極型（ TTL）半導(dǎo)體存儲(chǔ)器 MOS型半導(dǎo)體存儲(chǔ)器 （ 2）磁存儲(chǔ)器 磁表面存儲(chǔ)器 磁芯存儲(chǔ)器 已被淘汰 磁鼓 磁盤 磁帶 （ 3）光盤存儲(chǔ)器 磁光材料 易失 非易失 （基本要求：必須有兩個(gè)明確的物理狀態(tài)，分別用來表示二進(jìn)制 0和 1） 人才是培養(yǎng)出來的 第 4章 存儲(chǔ)器 – 只讀存儲(chǔ)器 （ ROM） 靜態(tài) RAM（ SRAM） 動(dòng)態(tài) RAM（ DRAM） 非易失 RAM（ NVRAM） 掩膜式 ROM 一次性可編程 ROM（ PROM） 紫外線擦除可編程 ROM（ EPROM） 電擦除可編程 ROM（ EEPROM） 閃爍存儲(chǔ)器 FLASH ROM（ EEPROM） 順序存取存儲(chǔ)器 磁帶 直接存取存儲(chǔ)器 磁盤 隨機(jī)存取存儲(chǔ)器 （ RAM） 存取時(shí)間與 物理地址無關(guān) （隨機(jī)訪問） （ 1） 存取時(shí)間與 物理地址有關(guān) （串行訪問） （ 2） 人才是培養(yǎng)出來的 可與 CPU直 接交換數(shù)據(jù) 第 4章 存儲(chǔ)器 – 3. 按在計(jì)算機(jī)中的作用分類 磁盤 高速緩沖存儲(chǔ)器（ Cache） Flash Memory 存儲(chǔ)器 主存儲(chǔ)器 輔助存儲(chǔ)器 MROM PROM EPROM EEPROM RAM ROM 靜態(tài) RAM 動(dòng)態(tài) RAM 磁帶 光盤 介于 CPU與內(nèi)存之間 后援存儲(chǔ)器 人才是培養(yǎng)出來的 高 低 小 大 快 慢 輔存 速度 容量 價(jià)格 位 ／ 二、存儲(chǔ)器的層次結(jié)構(gòu) CPU CPU 主機(jī) 第 4章 存儲(chǔ)器 – 寄存器 緩存 主存 磁盤 光盤 磁帶 人才是培養(yǎng)出來的 二、存儲(chǔ)器的層次結(jié)構(gòu) 第 4章 存儲(chǔ)器 – 2. 緩存－－主存層次和主存－－輔存層次 緩存 CPU 主存 輔存 10 ns 20 ns 200 ns ms 緩存技術(shù) （考慮速度） 虛擬內(nèi)存技術(shù) （考慮容量） 人才是培養(yǎng)出來的 第 4章 存儲(chǔ)器 – 主存儲(chǔ)器 存儲(chǔ)體 讀 寫 電 路 MDR . . . . . . . . 數(shù)據(jù)總線 控制電路 讀 寫 驅(qū)動(dòng)器 譯碼器 . . . . . . . . . . . . MAR 地址總線 一、主存的結(jié)構(gòu) ? MAR：存儲(chǔ)器地址寄存器，用以存放 CPU欲訪問內(nèi)存單元的地址。 ? MDR：存儲(chǔ)器數(shù)據(jù)寄存器，用以存放 CPU和內(nèi)存之間交換的數(shù)據(jù)。 人才是培養(yǎng)出來的 R/W CS m 1 0 2n－ 1 1 0 n位 地址 m位數(shù)據(jù) 存 儲(chǔ)矩 陣 M 地址譯碼器 數(shù)據(jù)緩沖器 控制邏輯 第 4章 存儲(chǔ)器 – 主存儲(chǔ)器 認(rèn)真體會(huì) 人才是培養(yǎng)出來的 數(shù)據(jù)總線 地址總線 讀 寫 第 4章 存儲(chǔ)器 – 主存儲(chǔ)器 MDR MAR CPU 主 存 M 1. 內(nèi)存與 CPU的連接模型 精髓： 三總線的連接： ? 地址總線（ Address Bus） ? 控制總線（ Control Bus） ? 數(shù)據(jù)總線（ Data Bus） 三總線 人才是培養(yǎng)出來的 第 4章 存儲(chǔ)器 – 主存儲(chǔ)器 2. 主存中存儲(chǔ)單元地址的分配 字節(jié)地址 11 10 9 8 7 6 5 4 3 2 1 0 字地址 8 4 0 （ 1） 高位字節(jié) 地址為字地址 高位 字節(jié) 低位 字節(jié) 4 5 2 3 0 1 （ 2） 低位字節(jié) 地址為字地址 字地址 4 2 0 字節(jié)地址 高位 字節(jié) 低位 字節(jié) 理解 : 兩種地址編址方式 按字節(jié)編址 按字編址 1個(gè)字節(jié) = 1B = 8個(gè)二進(jìn)制位 1個(gè)字 = Nb（ n與機(jī)器有關(guān)） 人才是培養(yǎng)出來的 第 4章 存儲(chǔ)器 – 主存儲(chǔ)器 1. 存儲(chǔ)容量：存儲(chǔ)二進(jìn)制信息的數(shù)量 2種表示形式： 存儲(chǔ)容量＝存儲(chǔ)位數(shù) /8＝ 存儲(chǔ)字節(jié)數(shù) 存儲(chǔ)容量＝存儲(chǔ)單元數(shù)目 存儲(chǔ)字長＝存儲(chǔ)位數(shù) （采用兩種參數(shù)描述） )( T im eA c c e s sT A（ 1）存取時(shí)間 指從 CPU給出有效地址啟動(dòng)一次存?。ㄗx /寫）操作到該操作完成所需的時(shí)間。 t 存儲(chǔ)器讀出時(shí)間 TAR 存儲(chǔ)器寫入時(shí)間 TAW 存取時(shí)間 TA 分為 注： t1 t2 CPU發(fā)出讀操作命令 取出數(shù)據(jù) TA 含義： 二、 主存的性能指標(biāo) 人才是培養(yǎng)出來的 第 4章 存儲(chǔ)器 – 主存儲(chǔ)器 （采用兩種參數(shù)描述） （ 2）存取周期 )( C y c leM e m or yT m c指連續(xù)兩次存儲(chǔ)器操作之間的最小時(shí)間間隔。 存取周期 Tmc 存取時(shí)間 TA 存取時(shí)間 TA 間隔時(shí)間 含義： 存取周期 Tmc略大于 存取時(shí)間 TA 注： 3 .存儲(chǔ)器帶寬 單位時(shí)間里存儲(chǔ)器所存取的信息量。單位 位 /秒 或 字節(jié) /秒 ―帶寬”是衡量數(shù)據(jù)傳輸速率的重要技術(shù)指標(biāo)。 smb808ns1001,8100 =?= 　其帶寬為位數(shù)據(jù)nsT MC例： 人才是培養(yǎng)出來的 第 4章 存儲(chǔ)器 – 主存儲(chǔ)器 ： 每個(gè)存儲(chǔ)元（一個(gè)二進(jìn)制存儲(chǔ)位所對(duì)應(yīng)的存儲(chǔ)電路）消耗功率的大小。 微瓦 /位 對(duì)電磁場及溫度變化等的抗干擾能力。用平均故障間隔時(shí)間來衡量。 MTBF（ Mean Time Between Failures） …… 反映主存速度的指標(biāo) 存取時(shí)間 存儲(chǔ)周期 存儲(chǔ)器帶寬 小節(jié)： 小結(jié) 人才是培養(yǎng)出來的 第 4章 存儲(chǔ)器 – 主存儲(chǔ)器 三、 半導(dǎo)體存儲(chǔ)芯片簡介 1. 半導(dǎo)體存儲(chǔ)芯片的基本結(jié)構(gòu) （ 1） 存儲(chǔ)單元數(shù) = 編址單元數(shù) = 1024個(gè)字 （ 2）每個(gè)存儲(chǔ)單元的位數(shù)（以字來編址） = 字長 = 位容量 （ 3）欲訪問該芯片需要 根 地址線 數(shù)據(jù)線 存儲(chǔ)芯片規(guī)格。例某存儲(chǔ)芯片是 1k 4，其含義是？？？？？？？ 理解： 譯 碼 驅(qū) 動(dòng) 存 儲(chǔ) 矩 陣 讀 寫 電 路 片選線 讀 /寫控制線 地 址 線 …… 數(shù) 據(jù) 線 …… 芯片 10 4 人才是培養(yǎng)出來的 第 4章 存儲(chǔ)器 – 主存儲(chǔ)器 (1) 線選法 只用一個(gè)地址譯碼器，譯碼器輸出的每一根線可選中存儲(chǔ)單元的各位。 含義： 適用于小容量存儲(chǔ)芯片。 特點(diǎn)： 0,0 15,0 15,7 0,7 讀 /寫控制電路 地 址 譯 碼 器 字線 0 15 …… …… 16 8矩陣 … … …… 0 7 D 0 7 D 位線 讀 / 寫選通 A 3 A 2 A 1 A 0 … … 0 0 0 0 ……………讀圖示 人才是培養(yǎng)出來的 A 3 A 2 A 1 A 0 A 4 0,31 0,0 31,0 31,31 Y 地址譯碼器 X 地 址 譯 碼 器 32 32 矩陣 … … A 9 I/O A 8 A 7 A 5 6 A Y 0 Y 31 X 0 X 31 D 讀 /寫 … … 0 0 0 0 0 0 0 0 0 0 … …讀 第 4章 存儲(chǔ)器 – 主存儲(chǔ)器 （ 2）重 合法 含義： 使用兩個(gè)譯碼器，進(jìn)行 X和 Y兩個(gè)方向的譯碼以選擇某個(gè)存儲(chǔ)單元。 特點(diǎn)： 適于大容量存儲(chǔ)芯片。 人才是培養(yǎng)出來的 T1 ~ T4 T5 T6 T 7 T 8 A180。 A 寫放大器 寫放大器 DIN 寫選擇 讀選擇 DOUT 讀放 位線 A 位線 A 180。 列地址選擇 行地址選擇 第 4章 存儲(chǔ)器 – 主存儲(chǔ)器 四、 RAM存儲(chǔ)原理及典型芯片 1. 靜態(tài) RAM (SRAM) （ 1）基本存儲(chǔ)元電路 （用于存儲(chǔ)“ 0‖和“ 1‖的電路） 基本觸發(fā)器電路 構(gòu)成觸發(fā)器 A180。 觸發(fā)器非端 1 T 4 T ~ 5 T T 6 、 行開關(guān) 7 T T 8 、 列開關(guān) 7 T T 8