【正文】 參數(shù) — 64K 1b容量， 2根數(shù)據(jù) (單向 )、 16/2=8根地址引腳 結(jié)構(gòu) —4個 128 128存儲陣列； 2套行、列譯碼器可同時譯碼； 2套讀出再生放大器 128 128 存儲矩陣 128個讀出 再生放大器 行地址 鎖存器 1/2行 譯碼器 128 128 存儲矩陣 128個讀出 再生放大器 1/2列譯碼器 128 128 存儲矩陣 128個讀出 再生放大器 1/2列譯碼器 128 128 存儲矩陣 128個讀出 再生放大器 1/2行 譯碼器 列地址 鎖存器 行時鐘發(fā)生器 列時鐘發(fā)生器 寫時鐘發(fā)生器 4選1I/O電路 數(shù)據(jù)輸 入緩沖 數(shù)據(jù)輸 出鎖存 … … A7’A6’ A0’ RAS CAS WE DOUT DIN 25 DRAM芯片的操作時序 *讀周期時序： CPU已讀得數(shù)據(jù) tAtRCL≥t CAC+線路延遲 tA tCRD 地址 I/O 有效 tDOH tCAC 行地址 列地址 tAH tCRD— CPU讀周期時間； tA CPU訪問時間； tAH 地址鎖存延遲； tRCL – RAS與 CAS信號延遲； tRAC— RAS有效至數(shù)據(jù)輸出延遲； tCAC— CAS有效至數(shù)據(jù)輸出延遲； tDOH— 數(shù)據(jù)保持時間 tAH tRAC tRCL RAS WE CAS 先鎖存行地址 DRAM—RAS有效時 開始 操作、 RAS無效時 結(jié)束 操作 CPU— RAS先于 CAS有效 (tRCL≥t AH) WE在 CAS有效期間無效 26 *刷新周期時序： 與讀周期類似，區(qū)別在于 CAS在整個操作過程中無效 └→ 行刷新 時 不需要列地址 tCRF— 刷新周期時間 (同讀操作 ) tA 刷新讀出時間 (同讀操作 ) tDOH— 刷新寫入時間 (同讀操作 ) tRC — RAS與 CAS信號最大間隔 tA tCRF 地址 I/O 行地址 tRC RAS CAS tDOH 時鐘發(fā)生器可檢測 t＞ tRC? 23 27 DRAM芯片的刷新 *刷新周期： 同一存儲元 連續(xù)兩次刷新的最大間隔 ； 與 DRAM芯片的組成及存儲元材料有關(guān) *刷新方法： 每個刷新周期內(nèi)， 循環(huán)進行 所有行 的 行刷新 (1)DRAM芯片刷新方式 通常有 集中式、分散式、異步式三種方式 間隔？ *集中式刷新： 將所有行刷新 集中 在刷新周期的后部 周期序號 1 2 ? n n+1 n+2 ? n+m 地址行號 X Y ? R 0 1 ? m1 tC tC ? tC tC tC ? tC 讀 /寫 /空閑 刷新 刷新周期 (如 2ms) 時長 tC— 芯片的存取周期 m— 行刷新的循環(huán)次數(shù) n— 刷新周期內(nèi)可訪存次數(shù) 設(shè) tC=、 m=128次，則 n=2022/=3872次 特點 — 存在 “ 死區(qū) ” (不能進行讀 /寫操作的時間段 ) 28 *分散式刷新： 將行刷新分散在 每個存取周期 中 地址行號 R/W R/W R/W R/W R/W R/W REF REF REF X 0 Y 1 R m1 A B tM tR 刷新周期 真實刷新 tC 停止刷新 … … … … 特點 —避免了 “ 死區(qū) ” ，增加了存取時間 (1倍 ) *異步式刷新： 將行刷新 均勻分布 在刷新周期中 s 地址行號 X ? Y 0 R ? S 1 A B m1 tC ? tC tC tC ? tC tC tC ? t C tC R/W ? R/W REF R/W ? R/W REF R/W ? R/W REF s s … … 刷新周期 (如 2ms) 設(shè)芯片需刷新 128次，則每次刷新間隔 2022/128= s 特點 —“死區(qū) ” 可忽略，支持固有的存取周期 → 最常用 29 (2)DRAM芯片刷新實現(xiàn) 按約定的刷新方式 ，由 專用電路 定時產(chǎn)生 行刷新命令 *DRAM芯片的刷新電路： DRAM 芯片 CPU 行 /列地址 刷新地址計數(shù)器 地址多 路開關(guān) 定時 發(fā)生器 仲裁 電路 刷新定時器 地址 讀 /寫 ② ① ③ RAS WE CAS 固化了刷新方式 *刷新電路在計算機的位置： 通常 獨立存在 于 DRAM芯片 /模塊之外 → DRAM控制器 產(chǎn)生行刷新地址 30 MOS型 SRAM與 DRAM芯片比較 *DRAM芯片的優(yōu)點： *DRAM芯片的缺點： DRAM速度 遠低于 SRAM ← 使用 動態(tài)元件 (電容 )所致 *RAM芯片應(yīng)用： SRAM芯片 —常用來構(gòu)成 高速度、小容量 MEM，如 Cache DRAM芯片 —常用來構(gòu)成 大容量 MEM，如主存 ① DRAM集成度 遠高于 SRAM； ← 常采用 單管 MOS存儲元 ② DRAM地址引腳 是 SRAM的一半； ← 常采用 地址分兩次傳送 方式 ③ DRAM功耗 約為 SRAM的 1/4； ← 采用單管 MOS存儲元所致 ④ DRAM成本 遠低于 SRAM 31 三、只讀存儲器 (Read only Memory， R0M) *ROM： 信息注入 MEM后 不能再改變 ，它具有 非易失性 *半導(dǎo)體 ROM： 具有 非易失性 的半導(dǎo)體 MEM，如 EPROM、 FLASH等 用戶希望可改變信息 *ROM芯片組成： 與 SRAM類似，區(qū)別在于 存儲元的實現(xiàn)及操作 掩模 ROM(MROM) *特征： 用戶 不可修改 信息； *存儲元狀態(tài)： 用 MOS管 的 有 /無 表示 “ 1”/“0”； 行地址譯碼器 A5 A9 VCC D 列地址譯碼器 … … … … … … … … A0 A4 選通 0 1 31 0 1 31 … … *數(shù)據(jù)讀出： 字選線加電壓時，位線電壓為所選存儲元的數(shù)據(jù) 32 可編程 ROM(PROM) *特征： 用戶可 一次性修改 信息 (電寫入 )； *存儲元狀態(tài)： 用 二極管 /熔絲 的 通 /斷 表示 “ 1”/“0”； VCC 字選擇線 X 數(shù)據(jù)線D VCC 熔絲未斷 (“1”) 字選擇線 X 數(shù)據(jù)線D 熔絲已斷 (“0”) VD VD *數(shù)據(jù)寫入： 字線 X加電壓， 若寫 0— VD=V地 → 熔絲熔斷， 若寫 1— VD=V中 → 熔絲不斷； *數(shù)據(jù)讀出： 字線 X加電壓、 VD=V中 ， 檢測 VD變化可讀出數(shù)據(jù) 33 可擦除可編程 ROM(EPROM) *特征： 用戶 可多次修改 信息 (電寫入、光擦除 )； *存儲元狀態(tài)： 常用 浮柵雪崩注入 MOS管 (即 FAMOS管 )的 浮柵 Gf是 /否帶電荷 表示 “ 1”/“0”； D S P基體 N 源極 S 漏極 D SiO2 N 浮柵 Gf P基體 N 源極 S 漏極 D SiO2 N 浮柵 Gf －－－－ ＋＋＋＋ *數(shù)據(jù)讀出： Gf帶電荷時 → FAMOS導(dǎo)通 → VD=0V，否則 VD=VCC； (a)讀出時 字選線 X 數(shù)據(jù)線D VCC *寫數(shù)據(jù) “ 1”(寫入 )： VPP=+25V、脈沖寬度約 50ms； (b)寫 “ 1”時 數(shù)據(jù)線D 字選線 X VPP *寫 數(shù)據(jù) “ 0”(擦除 )： 用 紫外線照射 10～ 20分鐘 (Gf上電子獲得光子能量 → 穿過 SiO2層 → 與基體電荷中和 )→ 整個芯片一起擦除 34 電可擦除可編程 ROM(E2PROM) *特征： 用戶 可多次修改 信息 (電寫入、電擦除 )； *存儲元狀態(tài)： 用 浮柵隧道氧 化層 MOS管 (即 Flotox管 )的 浮柵 是 /否帶電荷 表示 “ 1”/“0”； N 基體 P S D GC SiO2 P D S GC *數(shù)據(jù)讀出： Gf帶電荷 時 → Flotox截止 → VD不變，否則 VD=0V； └───────┴→ 需 ≥ +7V的 GC 字選線 X 位線D GC +3V +5V (a)數(shù)據(jù)讀出 +20V (c)寫數(shù)據(jù) 1(擦除 ) 字選線 X 位線D GC +20V +0V +20V +0V (b)寫數(shù)據(jù) 0(寫入 ) 字選線 X 位線D GC +20V *數(shù)據(jù)寫入與擦除： 寫 0時 Gf放電，寫 1時 Gf吸收電荷； 通常同一行存儲元的 GC互連 → 擦除精度 通常 為行 35 閃速存儲器 (FLASH) *特征： 用戶 可多次修改 信息 (電寫入、電擦除 )； *存儲元狀態(tài)： 與疊柵 EPROM類似，但 氧化層 更薄 D S P基體 N S D GC SiO2 N GC *數(shù)據(jù)寫入與擦除： 與 E2PROM相同，擦除與源極 S有關(guān)； 通常一定數(shù)量存儲元的 S互連 → 擦除精度 通常 為塊 操作 速度更快 *數(shù)據(jù)讀出： 與 E2PROM相同； VS=0V (a)讀出狀態(tài) 字線 X 位線D +5V 字線 X 位線D 0V VS=+12V (c)寫數(shù)據(jù) 0(擦除 ) 0V 字線 X 位線D +12V VS=0V (b)寫數(shù)據(jù) 1(寫入 ) +6V 36 167。 amp。 帶寬 (BM)— 指 單位時間內(nèi) MEM最多可讀寫 的二進制位數(shù)； BM=W/TM，其中 W為一次讀寫的數(shù)據(jù)寬度， 又稱為 “最大數(shù)據(jù)傳輸率”，以 bps為單位 TA TM MEM響應(yīng) 地址和命令有效 數(shù)據(jù)有效 MEM響應(yīng) MEM恢復(fù) 地址和命令有效 數(shù)據(jù)有效 MEM恢復(fù) TA TM 5 三、層次結(jié)構(gòu)存儲系統(tǒng) 層次結(jié)構(gòu)的引入 *程序訪問 局部性規(guī)律： 程序執(zhí)行時，指令和數(shù)據(jù)呈現(xiàn)的 相對 簇聚特性 。 半導(dǎo)體存儲器基礎(chǔ) 靜態(tài) RAM(SRAM) 動態(tài) RAM(DRAM) 半導(dǎo)體 ROM (永久型 ) 雙極型 RAM(TTL、 ECL) MOS型 RAM 半導(dǎo)體 RAM (易失型 ) MROM PROM EPROM EEPROM(E2PROM) FLASH *靜態(tài) RAM— 用 觸發(fā)器 存儲信息， 長時間不訪問及信息讀出后信息值 (狀態(tài) )保持不變 ； *動態(tài) RAM— 用 電容 存儲信息， 長時間不訪問及信息讀出后 信息值 (狀態(tài) )被破壞 ，需 及時恢復(fù) 信息值 (稱為刷新及再生 )。 字選 擇線 T3 T2 CS T1 寫選擇線 讀選擇 寫選擇 10 19 *單管 MOS式動態(tài)存儲元工作原理： 寫入 — ① 所寫數(shù)據(jù)加到 D上 ， ② 打開 T1→ 對 CS充電或放電； 保持 — 斷開 T1→ 無放電回路 → 信息存