【正文】 10011110011901110100000000消 隱01110110000000消 隱01111000000000消 隱01111010000000消 隱01111100000000消 隱01111110000000消 隱111鎖 存鎖 存在本數(shù)字電路實驗臺上已完成了譯碼器CC4511和數(shù)碼管BS202之間的連接。實驗時，只要接通+5V電源和將十進制數(shù)的BCD碼接至譯碼器的相應(yīng)輸入端A、B、C、D即可顯示0～9數(shù)字。四位數(shù)碼管可接受四組BCD碼輸入。CC4511與LED數(shù)碼管的連接如圖88所示。圖88 CC4511驅(qū)動一位LED數(shù)碼管三、實驗設(shè)備與器件1．+5V直流電源 2．雙蹤示波器3．連續(xù)脈沖源 4．邏輯電平開關(guān)5．01指示器 6．撥碼開關(guān)組7．譯碼顯示器8．74LS1382 CC4028 CC4511四、實驗內(nèi)容1．數(shù)據(jù)撥碼開關(guān)的使用。將實驗箱中的四組撥碼開關(guān)的輸出Ai、Bi、Ci、Di分別接至4組顯示譯碼/驅(qū)動器CC4511的對應(yīng)輸入口，LE、BI、LT接至三個邏輯開關(guān)的輸出插口，接上+5V顯示器的電源，然后按功能表輸入的要求撥動四個數(shù)碼的增減鍵（“+”與“－”鍵）和操作三個開關(guān)，觀測碼盤上的四位數(shù)與LED數(shù)碼管顯示的對應(yīng)數(shù)字是否一致，及譯碼顯示是否正常。2．74LS138譯碼器邏輯功能測試將譯器使能端SSS3及地址端AAAO分別接至邏輯電平開關(guān)輸出口，八個輸出端Y7…YO依次連接在01指示器的八個輸入口上，撥動邏輯電平開關(guān)，按表81逐項測試74LS138的邏輯功能。3．用74LS138構(gòu)成時序脈沖分配器參照圖82和實驗原理說明，時鐘脈沖CP頻率約為10KHZ，要求分配器輸出端YO～Y7的信號與CP輸入信號同相。畫出分配器的實驗電路，用示波器觀察和記錄在地址A2A1AO端分別取000～111 8種不同狀態(tài)時YO～Y7端的輸出波形，注意輸出波形與CP輸入波形之間的相位關(guān)系。4．用兩片74LS138組合成一個四線—十六線譯碼器，并進行實驗。5．二—十進制譯碼器選取二—十制譯碼器CC4028，按實驗原理的說明，自擬實驗線路，進行實驗和記錄。五、實驗預(yù)習要求1． 復(fù)習有關(guān)譯碼器和分配器的原理。2． 根據(jù)實驗任務(wù)，畫出所需的實驗線路及記錄表格。六、實驗報告1．畫出實驗線路，把觀察到的波形畫在坐標紙上，并標上對應(yīng)的地址碼。2．對實驗結(jié)果進行分析、討論。實驗九 觸發(fā)器及其應(yīng)用一、實驗?zāi)康?． 掌握基本RS、JK、D和T觸發(fā)器的邏輯功能。2． 掌握集成觸發(fā)器的使用方法和邏輯功能的測試方法。3． 熟悉觸發(fā)器之間相互轉(zhuǎn)換的方法。二、實驗原理觸發(fā)器具有兩個穩(wěn)定狀態(tài)，用以表示邏輯狀態(tài)“1”和“0”，在一定的外界信號作用下，可以從一個穩(wěn)定狀態(tài)翻轉(zhuǎn)到另一個穩(wěn)定狀態(tài)，它是一個具有記憶功能的二進制信息存貯器件，是構(gòu)成各種時序電路的最基本邏輯單元。1．基本RS觸發(fā)器圖91為由兩個與非門交叉耦合構(gòu)成的基本RS觸發(fā)器，它是無時鐘控制低電平直接觸發(fā)的觸發(fā)器。基本RS觸發(fā)器具有置“0”、置“1”和“保持”三種功能。通常稱S為置“1”端，因為S=0時觸發(fā)器被置“1”；R為置“0”端，因為R=0時觸發(fā)器被置“0”，當S=R=1時狀態(tài)保持。基本RS觸發(fā)器也可以用兩個“或非門”組成，此時為高電平觸發(fā)有效。 圖91 基本RS觸發(fā)器2．JK觸發(fā)器在輸入信號為雙端的情況下，JK觸發(fā)器是功能完善、使用靈活和通用性較強的一種觸發(fā)器。本實驗采用74LS112雙JK觸發(fā)器，是下降邊沿觸發(fā)的邊沿觸發(fā)器。引腳功能及邏輯符號如圖92所示。 圖92 74LS112雙JK觸發(fā)器引腳功能及邏輯符號JK觸發(fā)器的狀態(tài)方程為Qn+1=JQn+KQnJ和K是數(shù)據(jù)輸入端，是觸發(fā)器狀態(tài)更新的依據(jù)，若J、K有兩個或兩個以上輸入端時，組成“與”的關(guān)系。Q 與Q 為兩個互補輸出端。通常把Q=0、Q=1的狀態(tài)定為觸發(fā)器“0”狀態(tài)；而把Q=1，Q=0定為“1”狀態(tài)。后沿觸發(fā)JK觸發(fā)器的功能表如表91所示。JK觸發(fā)器常被用作緩沖存儲器，移位寄存器和計數(shù)器。CC4027是CMOS雙JK觸發(fā)器，其功能與74LS112相同，但采用上升沿觸發(fā)，R、S端為高電平有效。3．D觸發(fā)器在輸入信號為單端的情況下，D觸發(fā)器用起來最為方便，其狀態(tài)方程為Qn+1=Dn其輸出狀態(tài)的更新發(fā)生在CP脈沖的上升沿，故又稱為上升沿觸發(fā)的邊沿觸發(fā)器，觸發(fā)器的狀態(tài)的只取決于時鐘到來前D端的狀態(tài)，D觸發(fā)器的應(yīng)用很廣，可用作數(shù)字信號的寄存，移位寄存，分頻和波形發(fā)生等。有很多種型號可供各種用途的需要而選用。如雙D（74LS74，CC4013），四D（74LS175，CC4042），六D（74LS174 CC14174），八D（74LS374）等。圖93為雙D74LS74的引腳排列和邏輯符號。其功能表如表92。表91輸 入輸 出SDRDCPJKQn+1Qn+10110100100φφ11↓00QnQn11↓101011↓010111↓11QnQn11↑QnQn注：——任意態(tài)；↓——高到低電平跳變Qn（Qn）——現(xiàn)態(tài)；Qn+1（Qn+1）——次態(tài)φ——不定態(tài)4． 觸發(fā)器之間的相互轉(zhuǎn)換 表92 表93 輸 入輸 出SDRDCPDQn+1Qn+10110100100φφ11↑11011↑00111↓QnQn輸 入輸 出RDSDCPTQn+101010111↓0Qn11↓1Qn在集成觸發(fā)器的產(chǎn)品中，每一種觸發(fā)器都有自己固定的邏輯功能。但可以利用轉(zhuǎn)換的方法獲得具有其它功能的觸發(fā)器。例如將JK觸發(fā)器的J、K兩端連在一起，并認它為T端，就得到所需的T觸發(fā)器。如圖94（a）所示，其狀態(tài)方程為Qn+1=TQn+TQnT觸發(fā)器的功能表如表93所示。圖93 74LS74引腳排列及邏輯符號由功能表可見，當T=0時，時鐘脈沖作用后，其狀態(tài)保持不變；當T=1時，時鐘脈沖作用后，觸發(fā)器狀態(tài)翻轉(zhuǎn)。所以，若將T觸發(fā)器的T端置1，如圖94（b）所示，即得T，觸發(fā)器。在T，觸發(fā)器的CP端每來一個CP脈沖信號，觸發(fā)器的狀態(tài)就翻轉(zhuǎn)一次，故稱之為反轉(zhuǎn)觸發(fā)器，廣泛用于計數(shù)電路中。 （a） T觸發(fā)器 （b） T，觸發(fā)器 圖94 JK觸發(fā)器轉(zhuǎn)換為T、T，觸發(fā)器同樣，若將D觸發(fā)器的Q端與D端相連，便轉(zhuǎn)換成T，觸發(fā)器。如圖95所示。JK觸發(fā)器也可轉(zhuǎn)換為D觸發(fā)器，如圖96所示。圖95 D轉(zhuǎn)成T， 圖96 JK轉(zhuǎn)成D三、實驗設(shè)備與器件1．+5V直流電源 2．雙蹤示波器3．連續(xù)脈沖源 4．單次脈沖源5．邏輯電平開關(guān) 6．01指示器7．74LS112（或CC4027） 74LS00（或CC4011） 74LS74（或CC4013）四、實驗內(nèi)容1．測試基本RS觸發(fā)器的邏輯功能按圖91，用兩個與非門組成基本RS觸發(fā)器，輸入端R，S接邏輯開關(guān)的輸出插口，輸出端Q、Q接邏輯電平顯示輸入插口，按表94的要求測試，記錄之。2．測試雙JK觸發(fā)器74LS112邏輯功能（1）測試RD、SD的復(fù)位、置位功能表94 RS11→00→11→010→100任取一只JK觸發(fā)器，RD、SD、J、K端接邏輯開關(guān)輸出插口，CP端接單次脈沖源，Q、Q端接至邏輯電平顯示輸入插口。要求改變RD，SD（J、K、CP處于任意狀態(tài)），并在RD =0（SD=1）或SD=0（RD=1）作用期間任意改變J、K及CP的狀態(tài)，觀察Q、Q狀態(tài)。自擬表格并記錄之。（2）測試JK觸發(fā)器的邏輯功能按表95的要求改變J、K、CP端狀態(tài)，觀察Q、Q狀態(tài)變化，觀察觸發(fā)器狀態(tài)更新是否發(fā)生在CP脈沖的下降沿（即CP由1→0），記錄之。（3）將JK觸發(fā)器的J、K端連在一起，構(gòu)成T觸發(fā)器。在CP端輸入1HZ連續(xù)脈沖，用實驗箱上的邏輯筆觀察Q端的變化。在CP端輸入1KHZ連續(xù)脈沖，用雙蹤示波器觀察CP、Q、Q端波形，注意相位與時間的關(guān)系，描繪之。3．測試雙D觸發(fā)器74LS74的邏輯功能（1）測試RD、SD的復(fù)位、置位功能測試方法同實驗內(nèi)容1），自擬表格記錄。（2）測試D觸發(fā)器的邏輯功能按表96要求進行測試，并觀察觸發(fā)器狀態(tài)更新是否發(fā)生在CP脈沖的上升沿（即由0→1），記錄之。（3）將D觸發(fā)器的Q端與D端相連接，構(gòu)成T，觸發(fā)器。表95JKCPQn+1Qn =0Qn =1000→11→0010→11→0100→11→0110→11→0測試方法同實驗內(nèi)容3），記錄之。4．設(shè)計一個乒乓球練習電路并進行實驗電路功能要求：模擬二名運動員在練球時，乒乓球能往返運轉(zhuǎn)。（提示：采用雙D觸發(fā)器74LS74，兩個CP端的觸發(fā)脈沖分別由兩名運動員操作，兩觸發(fā)器的輸出狀態(tài)用邏輯電平顯示器顯示）。表96DCPQn+1Qn =0Qn =100→11→010→11→05．單發(fā)脈沖發(fā)生器用74LS74型雙D觸發(fā)器，設(shè)計一個單發(fā)脈沖發(fā)生器的實驗線路。要求將頻率為1KHZ的信號脈沖和手控觸發(fā)脈沖分別作為兩個觸發(fā)器的CP脈沖輸入。只要手控脈沖送出一個脈沖（高電平一次或低電平一次）。單發(fā)脈沖發(fā)生器就送出一個脈沖，該脈沖與手控觸發(fā)脈沖的時間長短無關(guān)。試問：能實現(xiàn)單發(fā)脈沖輸出的原理是什么？并請擬定實驗觀察方案。圖97是用雙JK觸發(fā)器組成的單發(fā)脈沖發(fā)生器，以供設(shè)計時參考。圖97 由雙JK觸發(fā)器組成的單發(fā)脈沖發(fā)生器五、實驗預(yù)習要求1．復(fù)習有關(guān)觸發(fā)器內(nèi)容2．列出各觸發(fā)器功能測試表格3．按實驗內(nèi)容四(4)，四(5)的要求設(shè)計線路，擬定實驗方案。六、實驗報告1．列出整理各類觸發(fā)器的邏輯功能。2．總結(jié)觀察到的波形，說明觸發(fā)器的觸發(fā)方式。3．體會觸發(fā)器的應(yīng)用。4．利用普通的機械開關(guān)組成的數(shù)據(jù)開關(guān)所產(chǎn)生的信號是否可作為觸發(fā)器的時鐘脈沖信號？為什么？是否可以用作觸發(fā)器的其它輸入端的信號？又是為什么？實驗十 計數(shù)器及其應(yīng)用一、實驗?zāi)康?．學習用集成觸發(fā)器構(gòu)成計數(shù)器的方法2．掌握中規(guī)模集成計數(shù)器的使用方法及功能測試方法3．運用集成計數(shù)器構(gòu)成1/N分頻器二、實驗原理計數(shù)器是一個用以實現(xiàn)計數(shù)功能的時序部件，它不僅可用來計脈沖數(shù)，還常用作數(shù)字系統(tǒng)的定時、分頻和執(zhí)行數(shù)字運算以及其它特定的邏輯功能。計數(shù)器種類很多。按構(gòu)成計數(shù)器中的各觸發(fā)器是否使用一個時鐘脈沖源來分，有同步計數(shù)器和異步計數(shù)器。根據(jù)計數(shù)制的不同，分為二進制計數(shù)器，十進制計數(shù)器和任意進制計數(shù)器。根據(jù)計數(shù)的增減趨勢，又分為加法、減法和可逆計數(shù)器。還有可預(yù)置數(shù)和可編程序功能計數(shù)器等等。目前，無論是TTL還是CMOS集成電路，都有品種較齊全的中規(guī)模集成計數(shù)電路。使用者只要借助于器件手冊提供的功能表和工作波形圖以及引出端的排列，就能正確地運用這些器件。1．用D觸發(fā)器構(gòu)成異步二進制加/減計數(shù)器圖101是用四只D觸發(fā)器構(gòu)成的四位二進制異步加法計數(shù)器，它的連接特點是將每只D觸發(fā)器接成T，觸發(fā)器，再由低位觸發(fā)器的Q端和高一位的CP端相連接。若將圖101稍加改動，即將低位觸發(fā)器的Q端與高一位的CP端相連接，即構(gòu)成了一個4位二進制減法計數(shù)器。 圖101 四位二進制異步加法計數(shù)器2．中規(guī)模十進制計數(shù)器74LS192是同步十進制可逆計數(shù)器，具有雙時鐘輸入，并具有清除和置數(shù)等功能，其引腳排列及邏輯符號如圖102所