【正文】 ?！?AF2B11≥1AF2＆B懸空＆AF251ΩB（1） （2） （3） 。AF3B11AF3B＆＆≥1AF3＆B （1） （2） （3）五.（16分）與非門組成的電路如圖所示：1. 寫出函數(shù)Y的邏輯表達式；將函數(shù)Y化為最簡“與或”式；用與非門畫出其簡化后的電路。六.（10分）試用八選一數(shù)據(jù)選擇器實現(xiàn)邏輯函數(shù) A1A0STD0 D1 D2 D3 D4 D5 D6 D78選1 MUXYA2七.(11分)（1）寫出JK觸發(fā)器、D觸發(fā)器、T觸發(fā)器和T＇觸發(fā)器的特征方程；（2）用JK觸發(fā)器轉換成D觸發(fā)器，畫出電路圖。八.（14分）分析以下同步時序邏輯電路的邏輯功能。請寫出分析過程。九.（12分）用中規(guī)模集成記數(shù)器74161構成七進制計數(shù)器。（1） 畫出狀態(tài)轉換圖；（2） 畫出連線圖。（可直接畫在右邊圖上）Q0 Q1 Q2 Q3D0 D1 D2 D374161 CPEPETCOLDRD附表1 74161功能表CPEPETD3D2D1D0Q3 Q2 Q1 Q000 0 0 0↑10ABCDA B C D110D0保 持11 0↑1111計 數(shù)十.（8分） 下圖是用CMOS與非門組成的脈沖電路，輸入vI為窄脈沖。要求：（1） 說明這是一個什么電路？（2）指出穩(wěn)態(tài)時a，b，d, e，f各點的電平高低；（3）說明暫穩(wěn)態(tài)維持時間tpo與電路中哪些參數(shù)有關？GDOUB11302班級： 姓名： 學號： 試題共 頁 加白紙 張 密 封 線廣東海洋大學 —— 學年第 學期《數(shù)字電子技術》課程試題12課程號：√考試□A卷√閉卷□考查□B卷□開卷題 號一二三四五六七八九十總分閱卷教師各題分數(shù)1916163217實得分數(shù)一、 填空題（共19分，每空1分） 1．按邏輯功能的不同特點，數(shù)字電路可分為 和 兩大類。 2．在邏輯電路中，三極管通常工作在 和 狀態(tài)。3．（406）10=（ ）8421BCD 4．一位數(shù)值比較器的邏輯功能是對輸入的 數(shù)據(jù)進行比較，它有 、 、 三個輸出端。5．TTL集成JK觸發(fā)器正常工作時，其和端應接 電平。 6．單穩(wěn)態(tài)觸發(fā)器有兩個工作狀態(tài) 和 ，其中 是暫時的。 7．一般ADC的轉換過程由 、 、 和 4個步驟來完成。 8．存儲器的存儲容量是指 。某一存儲器的地址線為A14～A0 ，數(shù)據(jù)線為D3～D0 ，其存儲容量是 。二、 判斷題（共16分，每題2分） 1．TTL或非門多余輸入端可以接高電平。（ ） 2．寄存器屬于組合邏輯電路。（ ） 3．555定時器可以構成多諧振蕩器、單穩(wěn)態(tài)觸發(fā)器、施密特觸發(fā)器。（ ） 4．石英晶體振蕩器的振蕩頻率取決于石英晶體的固有頻率。（ ） 5．PLA的與陣列和或陣列均可編程。（ ） 6．八路數(shù)據(jù)分配器的地址輸入（選擇控制）端有8個。（ ） 7．關門電平UOFF是允許的最大輸入高電平。（ ） 8．最常見的單片集成DAC屬于倒T型電阻網(wǎng)絡DAC。（ ）三、選擇題（共16分，每題2分） 1．離散的，不連續(xù)的信號，稱為（ ）。A．模擬信號 C 模擬電壓信號 D模擬電流信號2．組合邏輯電路通常由（ ）組合而成。 A．門電路 3．8線—3線優(yōu)先編碼器的輸入為I0—I7 ，當優(yōu)先級別最高的I7有效時，其輸出的值是（ ）。 A．111 4．十六路數(shù)據(jù)選擇器的地址輸入（選擇控制）端有（ ）個。 A．16 5．一位8421BCD碼譯碼器的數(shù)據(jù)輸入線與譯碼輸出線的組合是（ ）。 A．4:6 :10 :10 :46．常用的數(shù)字萬用表中的A/D轉換器是（ ）。 A．逐次逼近型ADC 7．ROM屬于（ ）。 A．組合邏輯電路 8．有一個左移移位寄存器，當預先置入1011后，其串行輸入固定接0，在4個移位脈沖CP作用下，四位數(shù)據(jù)的移位過程是（ ）。 —0000 —0000四、綜合題（32分）對下列Z函數(shù)要求：（1）列出真值表；（2）用卡諾圖化簡；（3）畫出化簡后的邏輯圖。（9分）Z= BC=0對下列門電路：（1）寫出門電路的名稱；（2）寫出它們的輸出。（8分） 例： 與門 Y=AB amp。BAYamp。YBA=1YBA u O u I CTG (a) (b) (c) (a) (b) (c) (d) (d) 分析下列電路是幾進制的計數(shù)器。（10分）555定時器的功能表如下，(1)簡單分析下圖電路的工作原理，(2)該555定時器組成什么電路，（3）畫出相應的輸出波形。（5分） 555定時器功能表輸入輸出TH（uI1）（uI2）uOVTD狀態(tài)0低導通1VCCVCC高截止1VCCVCC不變不變1VCCVCC低導通 1 3VCC 2 3VCC uo 0 0 uI ttDTHOUTVSSCOuOuIVCC12345678VCC555 五、設計題（17分）試用3線—8線譯碼器74LS138和門電路實現(xiàn)下列函數(shù)。（10分） Z（A、B、C）=AB+C STAY7Y5Y6Y4Y3Y2Y1Y0STCSTBA0A1A274LS138 74LS161是同步4位二進制加法計數(shù)器，其邏輯功能表如下，試分析下列電路是幾進制計數(shù)器，并畫出其狀態(tài)圖。（7分） 74LS161邏輯功能表CTPCTTCPQ3 Q2 Q1 Q00111101110101 0 0 0 0D3 D2 D1 D0Q3 Q2 Q1 Q0Q3 Q2 Q1 Q0 加法計數(shù)amp。Q3 Q2 Q1 Q0CPCP74LS161COCR LD CTP CTT D3 D2 D1 D0“1”“1”“1”GDOUB11302班級： 姓名： 學號： 試題共 頁 加白紙 張 密 封 線廣東海洋大學 —— 學年第 學期《數(shù)字電子技術》課程試題13課程號：√考試□A卷√閉卷□考查□B卷□開卷題 號一二三四五六七八九十總分閱卷教師各題分數(shù)10201010101151510實得分數(shù)一、填空題（本大題共5小題，每小題2分，總計10分） (127)10= ( )2= ( )8421BCD=( )余3碼。函數(shù) 的反函數(shù) = 。優(yōu)先編碼器74LS148輸入為～ ，輸出為、。當使能輸入 ，,時，輸出應為________________________。5個變量可構成 個最小項，全體最小項之和為 。構造一個模6計數(shù)器至少需要 個觸發(fā)器；包含 個有效狀態(tài)。二、單項選擇題（本大題共10小題，每小題2分，總計20分）邏輯函數(shù)F=AB和G=A + B滿足（ ）關系。A、F=G39。 B、F=G C、F39。 =G39。 已知某電路的真值表如下表所示，則該電路的邏輯表達式為 。(A) (B) (C) (D)ABCYABCY00001000001110110100110101111111三輸入、八輸出譯碼器，對任一組輸入值其有效輸出個數(shù)為（ ）A、3個 B、8個 C、1個 D、11個JK觸發(fā)器要實現(xiàn)Qn+1=1時，J、K端的取值為 。(A)J=0,K=1 (B)J=0,K=0 (C)J=1,K=1 (D)J=1,K=0指出下列各式中哪個是四變量A，B，C，D的最小項（ ）A、ABCD B、A+B+C+D C、APCD D、AC+BD。AB≥1≥1amp。F圖1圖1所示電路的邏輯功能相當于（ ）A、與非門 B、或非門 C、異或門 D、同或門下列幾種說法中與BCD碼的性質不符的是