【正文】 ‘ 0?， ‘ 1?， ‘ 1?， ‘ 1?） WHEN input =“1010”ELSE （ ‘ 1?， ‘ 1?， ‘ 1?， ‘ 1?， ‘ 1?， ‘ 0?， ‘ 0?） WHEN input =“1011”ELSE （ ‘ 0?， ‘ 1?， ‘ 1?， ‘ 1?， ‘ 0?， ‘ 0?， ‘ 1?） WHEN input =“1100”ELSE （ ‘ 1?， ‘ 0?， ‘ 1?， ‘ 1?， ‘ 1?， ‘ 1?， ‘ 0?） WHEN input =“1101”ELSE （ ‘ 1?， ‘ 1?， ‘ 1?， ‘ 1?， ‘ 0?， ‘ 0?， ‘ 1?） WHEN input =“1110”ELSE （ ‘ 1?， ‘ 1?， ‘ 1?， ‘ 0?， ‘ 0?， ‘ 0?， ‘ 1?） WHEN input =“1111”ELSE （ ‘ 0?， ‘ 0?， ‘ 0?， ‘ 0?， ‘ 0?， ‘ 0?， ‘ 0?） ； 滅燈 END rtl。 在上例中 ， 七段顯示譯碼器有一個(gè)輸入端口 input和一個(gè)輸出端口 output。 輸入端口 input是一個(gè) 四位總線 ， 表示 3到 0的四位邏輯向量 ， 表示輸入是一個(gè)四位二進(jìn)制數(shù) 。 輸出端口output也以總線形式表示 ， 它表示 6到 0的 7位邏輯向量 ， 表示輸出是一個(gè)七位二進(jìn)制數(shù) ， 以驅(qū)動(dòng)共陰極顯示七段數(shù)碼管 。 在上例的結(jié)構(gòu)體中，用一個(gè)條件代入語(yǔ)句來(lái)完成所有狀態(tài)的顯示譯碼 。在保留字 WHEN的前面是驅(qū)動(dòng)顯示數(shù)碼管的七位位矢量， WHEN的后面是譯碼的條件。需要說(shuō)明的是 條件信號(hào)代入語(yǔ)句中的書(shū)寫(xiě)順序不是固定的，位置是可以任意顛倒的，他們并不表示執(zhí)行的先后順序，實(shí)際上他們是并發(fā)執(zhí)行的。 (3) 選擇信號(hào)代入語(yǔ)句 選擇信號(hào)代入語(yǔ)句的書(shū)寫(xiě)格式為： WITH 表達(dá)式 SELECT 目的信號(hào) = 表達(dá)式 1 WHEN 條件 1； 表達(dá)式 2 WHEN 條件 2； 表達(dá)式 3 WHEN 條件 3； ┇ 表達(dá)式 n WHEN 條件 n； VHDL在執(zhí)行選擇信號(hào)代入語(yǔ)句時(shí)， 目的信號(hào)是根據(jù)表達(dá)式的當(dāng)前值來(lái)進(jìn)行表達(dá)式代入的 。 當(dāng)表達(dá)式的值符合某個(gè)條件時(shí)，就把該條件前的表達(dá)式代入目的信號(hào) ；當(dāng)表達(dá)式的值不符合條件時(shí)，語(yǔ)句就繼續(xù)向下判斷，直到找到滿足的條件為止。選擇信號(hào)代入語(yǔ)句與 case語(yǔ)句相類似，都是對(duì)表達(dá)式進(jìn)行測(cè)試，當(dāng)表達(dá)式的值不同時(shí)，將把不同的表達(dá)式代入目的信號(hào)。需要注意的是，選擇信號(hào)代入語(yǔ)句與 case語(yǔ)句一樣， 必須把表達(dá)式的值在條件中都列出來(lái)，否則編譯將會(huì)出錯(cuò)。 下面的例子是一個(gè)采用 選擇信號(hào)代入語(yǔ)句 描述的選通 8位總線的四選一多路選擇器 。 例 : LIBRARY IEEE。 USE IEEE. 。 ENTITY mux4 IS PORT（ d0： IN STD_LOGIC_VECTOR (7 DOWNTO 0)； d1： IN STD_LOGIC_VECTOR (7 DOWNTO 0)； d2： IN STD_LOGIC_VECTOR (7 DOWNTO 0)； d3： IN STD_LOGIC_VECTOR (7 DOWNTO 0)； s0： IN STD_LOGIC； s1： IN STD_LOGIC； q： OUT STD_LOGIC_VECTOR (7 DOWNTO 0)） ； END mux4； ARCHITECTURE rtl OF mux4 IS SIGNAL b： STD_LOGIC_VECTOR (1 DOWNTO 0)；； BEGIN b = s1 amp。 s0； WITH b SELECT 用 b進(jìn)行選擇 q = d0 WHEN “00”； d1 WHEN “01”； d2 WHEN “10” d3 WHEN OTHERS； 上面 4條語(yǔ)句是并行執(zhí)行的 END rtl； 并行過(guò)程調(diào)用語(yǔ)句 過(guò)程調(diào)用語(yǔ)句 在進(jìn)程內(nèi)部執(zhí)行時(shí) ， 它是一種順序語(yǔ)句 ；過(guò)程調(diào)用語(yǔ)句在結(jié)構(gòu)體的進(jìn)程之外出現(xiàn)時(shí) ， 它作為并發(fā)語(yǔ)句的形式出現(xiàn) 。 作為并行過(guò)程調(diào)用語(yǔ)句 ， 在結(jié)構(gòu)體中他們是并行執(zhí)行的 ， 其執(zhí)行順序與書(shū)寫(xiě)順序無(wú)關(guān) 。 并行過(guò)程調(diào)用語(yǔ)句的一般書(shū)寫(xiě)格式如下： PROCEDURE 過(guò)程名 （ 參數(shù) 1；參數(shù) 2； ┄ ） IS [定義語(yǔ)句 ]； 變量定義 BEGIN [順序處理語(yǔ)句 ] END 過(guò)程名； 下例是一個(gè) 取三個(gè)輸入位矢量最大值 的功能描述 ， 在它的結(jié)構(gòu)體中使用了兩個(gè)并行過(guò)程調(diào)用語(yǔ)句 。 LIBRARY IEEE。 USE IEEE. 。 USE IEEE. 。 ENTITY max IS PORT（ in1： IN STD_LOGIC_VECTOR (7 DOWNTO 0)； in2： IN STD_LOGIC_VECTOR (7 DOWNTO 0)； in3： IN STD_LOGIC_VECTOR (7 DOWNTO 0)； q： OUT STD_LOGIC_VECTOR (7 DOWNTO 0)） ； END max； ARCHITECTURE rtl OF max IS PROCEDURE maximun（ a， b： IN STD_LOGIC_VECTOR； SIGNAL c： OUT STD_LOGIC_VECTOR） IS VARIABLE temp： STD_LOGIC_VECTOR (a?RANGE)； BEGIN temp矢量長(zhǎng)度與 a相同 IF (a b) THEN temp ： = a； ELSE temp ： = b； END IF； c = temp； END maximun； SIGNAL tmp1， tmp2： OUT STD_LOGIC_VECTOR(7 DOWNTO 0)； BEG maximun（ in1， in2， tmp1） ； maximun（ tmp1， in3， tmp2） ； q = tmp2； END rtl； 并行斷言語(yǔ)句的書(shū)寫(xiě)格式為： ASSERT 條件 [REPORT 報(bào)告信息 ] [SEVERITY 出錯(cuò)級(jí)別 ] 并行斷言語(yǔ)句的書(shū)寫(xiě)格式與順序斷言語(yǔ)句的書(shū)寫(xiě)格式相同。順序斷言語(yǔ)句只能用在進(jìn)程、函數(shù)和過(guò)程中， 而 并行斷言語(yǔ)句用在結(jié)構(gòu)體中 。任何并行斷言語(yǔ)句都對(duì)應(yīng)著一個(gè)等價(jià)的被動(dòng)進(jìn)程語(yǔ)句，被動(dòng)進(jìn)程語(yǔ)句沒(méi)有輸出，因此 并行斷言語(yǔ)句的執(zhí)行不會(huì)引起任何事件的發(fā)生，只是在斷言條件為“ false”時(shí)給出一條信息報(bào)告。 例 : LIBRARY IEEE。 USE IEEE. 。 USE IEEE. 。 ENTITY example IS END example； ARCHITECTURE behave OF example IS SIGNAL b： STD_LOGIC_VECTOR(1 DOWNTO 0)； BEGIN ASSERT FALSE REPORT“This entity is a example to descript assert statement” SEVERITY NOTE； END behave； 參數(shù)傳遞語(yǔ)句 參數(shù)傳遞語(yǔ)句 （ GENERIC） 主要用來(lái)傳遞信息給設(shè)計(jì)實(shí)體的某個(gè)具體元件 ， 如用來(lái)定義端口寬度 、 器件延遲時(shí)間等參數(shù)后并將這些參數(shù)傳遞給設(shè)計(jì)實(shí)體 。 使用參數(shù)傳遞語(yǔ)句易于使設(shè)計(jì)具有通用性 ， 例如 ， 在設(shè)計(jì)中有一些參數(shù)不能確定 ， 為了簡(jiǎn)化設(shè)計(jì)和減少 VHDL程序的書(shū)寫(xiě) ， 我們通常編寫(xiě)通用的 VHDL程序 。 在設(shè)計(jì)程序中 ， 這些參數(shù)是待定的 ， 在模擬時(shí) ， 只要用 GENERIC語(yǔ)句將待定參數(shù)初始化即可 。 參數(shù)傳遞語(yǔ)句的書(shū)寫(xiě)格式為： GENERIC（ 類屬表 ） ； 例 : LIBRARY IEEE。 USE IEEE. 。 ENTITY and2 IS GENERIC（ DELAY： TIME： = 10 ns） ； PORT（ a： IN STD_LOGIC； b： IN STD_LOGIC； c： OUT STD_LOGIC） ； END and2； ARCHITECTURE behave OF and2 IS BEGIN c = a AND b AFTER（ DELAY） ； END behave； 元件例化語(yǔ)句 元件例化就是 將預(yù)先設(shè)計(jì)好的設(shè)計(jì)實(shí)體定義為一個(gè)元件 ， 然后利用映射語(yǔ)句將此元件與當(dāng)前設(shè)計(jì)實(shí)體中的指定端口相連 ， 從而為當(dāng)前設(shè)計(jì)實(shí)體引入了一個(gè)低一級(jí)的設(shè)計(jì)層次 。 在結(jié)構(gòu)體中 ， 描述只表示元件 （ 或模塊 ） 和元件 （ 或模塊 ） 之間的互連 ， 就象網(wǎng)表一樣 。 當(dāng)引用庫(kù)中不存在的元件時(shí) ， 必須首先進(jìn)行元件的創(chuàng)建 ， 然后將其放在工作庫(kù)中 ， 通過(guò)調(diào)用工作庫(kù)來(lái)引用元件 。 在 引用元件時(shí) ， 要先在結(jié)構(gòu)體中說(shuō)明部分進(jìn)行元件的說(shuō)明 ， 然后在使用元件時(shí)進(jìn)行元件例化 。 元件例化語(yǔ)句也是一種并行語(yǔ)句 ， 各個(gè)例化語(yǔ)句的執(zhí)行順序與例化語(yǔ)句的書(shū)寫(xiě)順序無(wú)關(guān) ， 而是按照驅(qū)動(dòng)的事件并行執(zhí)行的 。 在進(jìn)行元件例化時(shí) ， 首先要進(jìn)行例化元件的說(shuō)明 ， 元件說(shuō)明部分使用 COMPONENT語(yǔ)句 ， COMPONENT語(yǔ)句用來(lái)說(shuō)明在結(jié)構(gòu)體中所要調(diào)用的模塊 。 如果所調(diào)用的模塊在元件庫(kù)中并不存在時(shí) ， 設(shè)計(jì)人員必須首先進(jìn)行元件的創(chuàng)建 ， 然后將其放在工作庫(kù)中通過(guò)調(diào)用工作庫(kù)來(lái)引用該元件 。 COMPONENT語(yǔ)句的一般書(shū)寫(xiě)格式如下： COMPONENT 引用元件名 [GENERIC 參數(shù)說(shuō)明 ； ] PORT 端口說(shuō)明 ； END COMPONENT； 元件說(shuō)明語(yǔ)句 在上面的書(shū)寫(xiě)結(jié)構(gòu)中，保留字 COMPONENT后面的“引用元件名”用來(lái)指定要在結(jié)構(gòu)體中例化的元件，該元件必須已經(jīng)存在于調(diào)用的工作庫(kù)中； 如果在結(jié)構(gòu)體中要進(jìn)行參數(shù)傳遞，在 COMPONENT語(yǔ)句中，就要有傳遞參數(shù)的說(shuō)明 ，傳遞參數(shù)的說(shuō)明語(yǔ)句以保留字 GENERIC開(kāi)始；然后是端口說(shuō)明，用來(lái)對(duì)引用元件的端口進(jìn)行說(shuō)明；最后以保留字 END COMPONENT來(lái)結(jié)束 COMPONENT語(yǔ)句。 如果在結(jié)構(gòu)體中要引用上例中所定義的帶延遲的二輸入與門 ， 首先在結(jié)構(gòu)體中要 用 COMPONENT語(yǔ)句對(duì)該元件進(jìn)行說(shuō)明 ， 說(shuō)明如下： COMPONENT and2 GENERIC（ DELAY： TIME） ； PORT（ a： IN STD_LOGIC； b： IN STD_LOGIC； c： OUT STD_LOGIC） ； END COMPONENT； 用 COMPONENT語(yǔ)句對(duì)要引用的元件進(jìn)行說(shuō)明之后 ， 就可以在結(jié)構(gòu)體中對(duì)元件進(jìn)行例化以使用該元件 。 元件例化語(yǔ)句的書(shū)寫(xiě)格式為： 標(biāo)號(hào)名 ： 元件名 [GENERIC MAP（ 參數(shù)映射 ） ] PORT MAP（端口映射）； 標(biāo)號(hào)名 是此元件例化的唯一標(biāo)志 ， 在結(jié)構(gòu)體中標(biāo)號(hào)名應(yīng)該是唯一的 ， 否則編譯時(shí)將會(huì)給出錯(cuò)誤信息；接下來(lái)就是映射語(yǔ)句 ， 映射語(yǔ)句就是把元件的參數(shù)和端口與實(shí)際連接的信號(hào)對(duì)應(yīng)起來(lái) ， 以進(jìn)行元件的引用 。 VHDL提供了兩種映射方法： 位置映射 和 名稱映射 。 位置映射 就是 PORT MAP語(yǔ)句中實(shí)際信號(hào)的書(shū)寫(xiě)順序與 COMPONENT語(yǔ)句中端口說(shuō)明中的 信號(hào)書(shū)寫(xiě)順序保持一致 ，如下例所示： 位置映射示例 ： LIBRARY IEEE。 USE IEEE. 。 ENTITY example IS PORT（ in1， in2： IN STD_LO