【正文】 (S)500600700800900實(shí)驗(yàn)結(jié)論：，是以固定的值。，二者成線性關(guān)系。山東科技大學(xué)學(xué)士學(xué)位論文 附錄C附錄C 譯文使用ADC0808/ADC 0809 8位μP 相容模數(shù)轉(zhuǎn)換的8頻道模擬多路復(fù)用器介紹:ADC0808/ADC 0809 數(shù)據(jù)采集設(shè)備(DAD)關(guān)于一種單一的芯片的標(biāo)準(zhǔn)數(shù)據(jù)采集系統(tǒng)的原理。 他們包含一8 位的A/D交換器, 8通道多路復(fù)用器并帶有地址鎖存器和與之相伴的控制邏輯。 這些設(shè)備提供多數(shù)邏輯可分別帶有一些小附屬零件的微處理器，這些電路被實(shí)施使用一個(gè)標(biāo)準(zhǔn)金屬閘CMOS 過程。這個(gè)過程對(duì)某個(gè)應(yīng)用特別適當(dāng)，那里模擬和數(shù)字式必須實(shí)施在同一個(gè)芯片上。這兩臺(tái)交換器, ADC0808 和ADC0809是功能上相同，除了ADC0808 有共計(jì)未調(diào)整的錯(cuò)誤177。 LSB和ADC0809 有未調(diào)整的錯(cuò)誤177。1 LSB 。 他們與他們的兄弟芯片有很大關(guān)系, ADC0816 和ADC0817 有可伸縮的16通道交換器。當(dāng)使用一個(gè)640kHz時(shí)鐘 所有四臺(tái)交換器典型地將在～100 181。s做轉(zhuǎn)換, 但實(shí)際上僅僅用～50 181。s就可完成轉(zhuǎn)換。功能描述ADC0808/ADC0809如圖1, 在功能上劃分成2 基本的分支電路。 這兩分支電路是相似的多路復(fù)用器和AD 轉(zhuǎn)換器。多路復(fù)用器使用8 個(gè)標(biāo)準(zhǔn)CMOS 模式開關(guān)可以允許高達(dá)8位的模擬輸入。 開關(guān)有選擇性的打開, 依靠這個(gè)數(shù)據(jù)鎖存器支持3位的多路復(fù)用器的地址寄存器第二個(gè)功能塊, A/D轉(zhuǎn)換器通過多路復(fù)用器把模擬輸出變換成一個(gè)8位的數(shù)字量。兩個(gè)比較器的一個(gè)輸入是多路復(fù)用器的輸出。 另一輸入是從256R梯形電阻器獲得, 他是一個(gè)輕拍MOSFET 晶體管開關(guān)樹。 轉(zhuǎn)換器控制邏輯控制著開關(guān)樹。 根據(jù)這比較的結(jié)果, 控制邏輯和 SAR 決定下一拍比電阻等級(jí)高還是低。這種算法被執(zhí)行8 次，每次需8 個(gè)時(shí)鐘期共需要64個(gè)時(shí)鐘期間。轉(zhuǎn)換系統(tǒng)把完成轉(zhuǎn)換的數(shù)據(jù)存到TRISTATE輸出門，隨時(shí)準(zhǔn)備被主機(jī)提取。在下一個(gè)轉(zhuǎn)換開始之前，TRISTATE可以允許短暫的鎖存數(shù)據(jù)，這些由控制邏輯或微處理器控制的轉(zhuǎn)換非常簡(jiǎn)單。這些控制設(shè)備首先選擇默認(rèn)的輸出通道。為了實(shí)現(xiàn)這些目標(biāo)，3位的通道地址被分配在A,B,C三個(gè)引腳上，并通過ALE脈沖輸入到多路復(fù)用器的地址寄存器中。開始轉(zhuǎn)換的時(shí)候，當(dāng)遇到開始脈沖的上升沿時(shí)清除內(nèi)部數(shù)據(jù)，當(dāng)遇到下降沿時(shí)開始進(jìn)行轉(zhuǎn)換。前面提到, 每次轉(zhuǎn)換需要8個(gè)時(shí)鐘周期即使在內(nèi)部沒有轉(zhuǎn)換，ADC0808/ADC0809 內(nèi)部仍然循環(huán)執(zhí)行這8個(gè)時(shí)鐘期間。一個(gè)起始脈沖可能在任何時(shí)侯發(fā)生，但是轉(zhuǎn)換并沒有真的開始，轉(zhuǎn)換只有在下一個(gè)的八個(gè)時(shí)鐘周期開始時(shí)才進(jìn)行。只要開始電平保持高電平，轉(zhuǎn)換就不會(huì)開始，但是開始電平一旦轉(zhuǎn)為低電平，轉(zhuǎn)換將立即開始，用時(shí)8個(gè)時(shí)鐘周期。在開始脈沖的上升沿觸發(fā)EOC輸出量，它將在以后的八個(gè)時(shí)鐘周期內(nèi)被控制，所以它將在開始脈沖的八個(gè)時(shí)鐘周期內(nèi)轉(zhuǎn)為低電平。EOC輸出量在8個(gè)時(shí)鐘周期內(nèi)轉(zhuǎn)為低電平是完全有可能的。但這并不是最重要的，這種出現(xiàn)在轉(zhuǎn)換結(jié)束的EOC輸出量的積極轉(zhuǎn)換正是控制邏輯所需要的。一旦EOC輸出量到達(dá)高電平就意味著數(shù)據(jù)要準(zhǔn)備好，輸出量將隨之轉(zhuǎn)為高電平，TRISTATE輸出量的這種能力是允許數(shù)據(jù)被讀出。圖3給出了時(shí)序。 模擬輸入對(duì)REF(+) 和REF的安排是為了更好的設(shè)計(jì)轉(zhuǎn)換系統(tǒng)。幾個(gè)應(yīng)用軟件就可以輕松的實(shí)現(xiàn)：讓REF輸入適用于每一個(gè)256R梯形電阻的末端和選擇合適的輸入伏特?cái)?shù)。圖2 顯示了典型的比例變換器輸入連接變換裝置。比例變換器是一個(gè)轉(zhuǎn)換設(shè)備，它的輸出是一個(gè)比值，對(duì)一個(gè)滿量程的數(shù)值的一個(gè)比值。比例變換器的輸出本身并沒有什么特別的意義，但是在某些場(chǎng)合下對(duì)滿量程的比值也有很重要的意義。比如：有效位移變換器就由此特點(diǎn)，如圖2所示。當(dāng)刮水器是在中間刻度，則輸出電壓是：VO = VF x (刮水器位移) = VF x 。它能夠很容易的獲得不是很準(zhǔn)確的參數(shù)，在這期間必須考慮一個(gè)很重要的問題就是噪聲，這個(gè)參數(shù)的獲得必須是“絕對(duì)精確”因?yàn)樵谵D(zhuǎn)換期間一個(gè)小小的電壓指針干擾就會(huì)造成整個(gè)的轉(zhuǎn)換錯(cuò)誤。 高精確度的參數(shù)不是必需的，把系統(tǒng)電源也可以是一個(gè)基準(zhǔn)電源。如圖4所示，系統(tǒng)電源的應(yīng)用誤差只要不超過某個(gè)值就能使轉(zhuǎn)換結(jié)果正確。如果可能電源應(yīng)該有后備電源并且把電源看成一個(gè)獨(dú)立的系統(tǒng)，還要能給各級(jí)的PC電路板供電。對(duì)電源來(lái)說較準(zhǔn)器也是要用到的。這些在圖4里說明了。用在兩個(gè)電阻等級(jí)的末端能夠使基本電路產(chǎn)生變化，在圖5，6中展示了。電壓參數(shù)的電壓范圍很大， VREF = REF(+) REF()， 到VCC, 但位于正中心的電壓必須保持在+/。這個(gè)強(qiáng)硬規(guī)定取決于晶體管的開關(guān)樹，即不能超過它的擊穿電壓，參考電壓的變化有時(shí)不需要求輸入電壓對(duì)滿量程電壓5V的比值。圖5 顯示了中心參數(shù)的方法, 使用二相等的電阻器對(duì)稱地分開LM336 ，為兩邊服務(wù)。每一邊的值為：電阻器應(yīng)該被選擇因?yàn)橐盟鼈兿蘖饕驯闶雇ㄟ^LM336的電流在合理的范圍內(nèi)。假設(shè)是5 mA流過電阻器的電流是那里ILADDER 是256R通過的電流， ITRAN 是通過所有變換器的電流，并且IREF 參考電流。R1 和R2 應(yīng)該很好被匹配，而且在溫度上也要匹配。對(duì)不固定的電壓參數(shù)來(lái)說，應(yīng)該用電阻參數(shù)來(lái)替代，但是因?yàn)樨?fù)載和溫度的麻煩，這些電阻應(yīng)該有一個(gè)REF(+)和REF() 輸入，如 圖6 。電源必須是很好的安全系數(shù)否則一個(gè)小故障就會(huì)影響到正確性，參考電壓數(shù)值是：這里有幾種方法可以緩沖這個(gè)階梯。如果沒有另一個(gè)電源，如果REF(+) 之上，我們將用到LM358。如果需要更高的REF(+) 電壓值 LM10將擺向正極并被使用。當(dāng)REF(+) 對(duì)REF() 電壓減少量增加，電壓跨度減少。 在5V的跨度時(shí)， 一個(gè)LSB 代表20 mV， 但在1V的跨度時(shí)， 一個(gè)LSB 代表4 mV 。當(dāng)參考電壓減小，系統(tǒng)噪聲將更具有影響，必須執(zhí)行更嚴(yán)格的防范措施在較低壓的情況下補(bǔ)嘗系統(tǒng)噪聲。適當(dāng)?shù)闹С郑紤]旁路以及電子的和物質(zhì)的隔離世需要的。絕對(duì)模擬輸入DC0808/ADC0809 也許被設(shè)計(jì)的容易兼容比例變換器，但這并不排除可以用非比例輸入。第二種輸入是一種不受約束的參數(shù)。這就意味著它的絕對(duì)數(shù)字電壓值非常重要，要準(zhǔn)確的測(cè)量這個(gè)絕對(duì)的數(shù)字電壓值也使同等的重要。早先設(shè)計(jì)可以利用更準(zhǔn)確的參數(shù)加以改進(jìn)以適應(yīng)這種絕對(duì)的電壓值。，在圖6中R1 和R2和圖7中的R1 和R3必須更加準(zhǔn)確的相等。如圖7所示，在一些小系統(tǒng)中可以用更精確的參數(shù)作為電源的參考。未被管理的電源電壓 5V是必需的， 功能是作為校準(zhǔn)者和參考?？肇?fù)載電阻器R是必須被選擇的，以便為整體提供電流。如：在表4中分離供電和參數(shù)追蹤應(yīng)該被使用以維護(hù)無(wú)噪聲供電。如果系統(tǒng)需要更多能量，如圖8所示：一操作安培可能被使用來(lái)隔絕參數(shù)和提高供電能力。一個(gè)單獨(dú)的后備電源是需要的。微分輸入微分測(cè)量法可以通過軟件獲得。這簡(jiǎn)單地介入連續(xù)的轉(zhuǎn)換二個(gè)通道然后使二個(gè)結(jié)果相減。 例如：如果通道1和2的數(shù)值的差別事需要知道的，僅僅轉(zhuǎn)換通道1的值然后讀結(jié)果，然后轉(zhuǎn)換通道2，輸入結(jié)果，然后用第一個(gè)結(jié)果減去它。 當(dāng)使用這個(gè)方法, 兩輸入信號(hào)在兩轉(zhuǎn)換次過程中必須是穩(wěn)定的，否則最終結(jié)果將是不正確的。為了避免這些問題一個(gè)方法是在同一時(shí)間內(nèi)取樣并保存。FIGURE 7. Precision Reference used as a Power山東科技大學(xué)學(xué)士學(xué)位論文 附錄D附錄D 原文Using theADC0808/ADC0809 8Bit 181。PCompatible A/D Converterswith 8Channel AnalogMultiplexerIntroductionThe ADC0808/ADC0809 Data Acquisition Devices (DAD)implement on a single chip most the elements of the standarddata acquisition system. They contain an 8bit A/Dconverter, 8channel multiplexer with an address input latch,and associated control logic. These devices provide most ofthe logic to interface to a variety of microprocessors with headdition of a minimum number of circuits are implemented using a standard metalgateCMOS process. This process is particularly suitable to applicationswhere both analog and digital functions must beimplemented on the same chip.These two converters, the ADC0808 and ADC0809, arefunctionally identical except that the ADC0808 has a totalunadjusted error of 177。 LSB and the ADC0809 has anunadjusted error of 177。1 LSB. They are also related to their bigbrothers, the ADC0816 and ADC0817 expandable 16 channelconverters. All four converters will typically do a conversionin ～100 181。s when using a 640 kHz clock, but can converta single input in as little as ～50 181。s.Functional DescriptionThe ADC0808/ADC0809, shown in Figure 1, can be functionallydivided into 2 basic subcircuits. These two subcircuitsare an analog multiplexer and an A/D converter. Themultiplexer uses 8 standard CMOS analog switches to providefor up to 8 analog inputs. The switches are selectivelyturned on, depending on the data latched into a 3bit multiplexeraddress register.The second function block, the successive approximationA/D converter, transforms the analog output of the multiplexerto an 8bit digital word. The output of the multiplexergoes to one of two parator inputs. The other input isderived from a 256R resistor ladder, which is tapped by aMOSFET transistor switch tree. The converter control logiccontrols the switch tree, funneling a particular tap voltage tothe parator. Based on the result of this parison, thecontrol logic and the successive approximation register(SAR) will decide whether the next tap to be selected shouldbe higher or lower than the present tap on the resistor algorithm is executed 8 times per conversion, onceevery 8 clock periods, yielding a total conversion time of 64clock periods.When the conversion cycle is plete the resulting data isloaded into the TRISTATE174。 output latch. The data in theoutput latch can then be read by the host system any timebefore the end of the next conversion. The TRISTATE capabilityof the latch allows easy interface to bus orientedsystems.The operation of these converters by a microprocessor orsome control logic is very s