【正文】 ple， but because of Program order execution， the speed is restricted. And different system of DSP chip is the same pany， its programming instructions will also vary， development cycle is long.Programmable Another is the use of programmable logic device， FPGA/CPLD. FPGA has the rules of the internal logic of array and rich resources of attachment， especially suitable for fine grain and high parallelism of the structure of the FIR filter implementation， relative to the serial operation of general purpose DSP chip， parallelism and scalability are better. The characteristics of Finite length unit impulse response (FIR) filter has the following features: (1) the system of unit impulse response h (n) in a finite number of n value is zero (2) the system function H (z) in the | z | 0 convergence， the poles all at z = 0 (causal system) (3) the structure of the main is a recursive structure， there is no output to the input feedback， but some of the structures (such as frequency sampling structure) also contains a recursive part of feedback. A FIR filter unit impulse response h (n) for a sequence of n point 0 n n 1 or less， or less filter system function H (z) = ∑ H (n) * z ^ n That is， it has (N 1) order pole at z = 0， has a limited (N 1) a zero in any position of the z plane.The basic structure FIR filter has the following basic structure: Crosssectional shape () of the expression system of difference equations Y (n) = ∑ h (m) x (n， m) () Obviously， this is the convolution of the linear shift invariant system and formula， also delay chain lateral structure of x (n)， as shown in figure 4 to 11， referred to as the transverse structure or convolution model structure， also known as direct type structure. Used in figure 4 to 11 will be transposed theorem， available figure 412 transpose structure directly. Figure cross sectional type structure of FIR filter Cascade type H (z) is resolved into multiplication of coefficient of secondorder factors () Said one [N / 2] take the integer part of N / 2. If N is even， it is an odd number of N 1， so the coefficient has a zero in the B2K， this is because， at this time there are an odd number of root， the conjugate plex roots into the will is even， there must be an odd number of real root. Figure 713 draw N is odd， cascade structure of FIR filter， each a secondorder factor in figure 411 horizontal structure of each section to control a pair of zero， and then the need to control transmission zeros， it can be used. But this structure need coefficient B2k (I = 0， k = 1， 2，...， N / 2) than convolution model coefficient of h (N)， and the required number of multiplication also more than convolution model.譯文數(shù)字濾波器科斯特奧特摘要：FIR(Finite Impulse Response)濾波器：有限長(zhǎng)單位沖激響應(yīng)濾波器，是數(shù)字信號(hào)處理系統(tǒng)中最基本的元件，它可以在保證任意幅頻特性的同時(shí)具有嚴(yán)格的線性相頻特性，同時(shí)其單位抽樣響應(yīng)是有限長(zhǎng)的，因而濾波器是穩(wěn)定的系統(tǒng)。因此，F(xiàn)IR濾波器在通信、圖像處理、模式識(shí)別等領(lǐng)域都有著廣泛的應(yīng)用。關(guān)鍵詞:FIR 濾波器 數(shù)字濾波器是數(shù)字信號(hào)處理中最重要的部分之一，用有限精度算法的離散時(shí)間線性非時(shí)變系統(tǒng)，其輸入是一組(由模擬信號(hào)采樣和量化)數(shù)字量，數(shù)字濾波器沒(méi)有漂移，能夠處理低頻信號(hào)，頻率響應(yīng)可以非常接近于理想的特性，并且可以達(dá)到精度高，容易集成等，這些優(yōu)勢(shì)決定了數(shù)字濾波器的應(yīng)用越來(lái)越廣泛。工作原理： 在進(jìn)入FIR濾波器前，首先要將信號(hào)通過(guò)A/D器件進(jìn)行模數(shù)轉(zhuǎn)換，把模擬信號(hào)轉(zhuǎn)化為數(shù)字信號(hào)；為了使信號(hào)處理能夠不發(fā)生失真，信號(hào)的采樣速度必須滿足乃奎斯特定理，一般取信號(hào)頻率上限的45倍做為采樣頻率；一般可用速度較高的逐次逼進(jìn)式A/D轉(zhuǎn)換器，不論采用乘累加方法還是分布式算法設(shè)計(jì)FIR濾波器，濾波器輸出的數(shù)據(jù)都是一串序列，要使它能直觀地反應(yīng)出來(lái)，還需經(jīng)過(guò)數(shù)模轉(zhuǎn)換，因此由FPGA構(gòu)成的FIR濾波器的輸出須外接D/A模塊。FPGA有著規(guī)整的內(nèi)部邏輯陣列和豐富的連線資源，特別適合于數(shù)字信號(hào)處理任務(wù)，相對(duì)于串行運(yùn)算為主導(dǎo)的通用DSP芯片來(lái)說(shuō)，其并行性和可擴(kuò)展性更好，利用FPGA乘累加的快速算法，可以設(shè)計(jì)出高速的FIR數(shù)字濾波器。硬件分類：FIR濾波器的硬件實(shí)現(xiàn)有以下幾種方式：集成電路: 一種是使用單片通用數(shù)字濾波器集成電路，這種電路使用簡(jiǎn)單，但是由于字長(zhǎng)和階數(shù)的規(guī)格較少，不易完全滿足實(shí)際需要。雖然可采用多片擴(kuò)展來(lái)滿足要求，但會(huì)增加體積和功耗，因而在實(shí)際應(yīng)用中受到限制。DSP芯片:另一種是使用DSP芯片。DSP芯片有專用的數(shù)字信號(hào)處理函數(shù)可調(diào)用，或者根據(jù)芯片指令集的結(jié)構(gòu)自行設(shè)計(jì)代碼實(shí)現(xiàn)FIR的功能；由于FIR設(shè)計(jì)時(shí)其系數(shù)計(jì)算及其量化比較復(fù)雜，因此一般都采用MATLAB軟件作為輔助設(shè)計(jì)，計(jì)算出FIR的系數(shù)；然后進(jìn)行代碼設(shè)計(jì)實(shí)現(xiàn)。實(shí)現(xiàn)FIR濾波器相對(duì)簡(jiǎn)單，但是由于程序順序執(zhí)行，速度受到限制。而且，就是同一公司的不同系統(tǒng)的DSP芯片，其編程指令也會(huì)有所不同，開(kāi)發(fā)周期較長(zhǎng)?？删幊蹋哼€有一種是使用可編程邏輯器件，F(xiàn)PGA/CPLD。FPGA有著規(guī)則的內(nèi)部邏輯塊陣列和豐富的連線資源，特別適合用于細(xì)粒度和高并行度結(jié)構(gòu)的FIR濾波器的實(shí)現(xiàn)，相對(duì)于串行運(yùn)算主導(dǎo)的通用DSP芯片來(lái)說(shuō)，并行性和可擴(kuò)展性都更好?；窘Y(jié)構(gòu)：FIR濾波器有以下幾種基本結(jié)構(gòu)：橫截型y(n)=∑h(m)x(nm)　很明顯，這就是線性移不變系統(tǒng)的卷積和公式，也是x (n)的延時(shí)鏈的橫向結(jié)構(gòu)，稱為橫截型結(jié)構(gòu)或卷積型結(jié)構(gòu)，也可稱為直接型結(jié)構(gòu)。將轉(zhuǎn)置定理用于轉(zhuǎn)置直接型結(jié)構(gòu)。級(jí)聯(lián)型將H (z)分解成實(shí)系數(shù)二階因子的乘積形式其中[N/2]表示取N/2的整數(shù)部分。若N為偶數(shù)，則N—1為奇數(shù)，故系數(shù)B2K中有一個(gè)為零，這是因?yàn)椋@時(shí)有奇數(shù)個(gè)根，其中復(fù)數(shù)根成共軛對(duì)必為偶數(shù)，必然有奇數(shù)個(gè)實(shí)根。圖713畫出N為奇數(shù)時(shí)，F(xiàn)IR濾波器的級(jí)聯(lián)結(jié)構(gòu)，其中每一個(gè)二階因子用圖411的橫型結(jié)構(gòu)。這種結(jié)構(gòu)的每一節(jié)控制一對(duì)零點(diǎn)，因而再需要控制傳輸零點(diǎn)時(shí)，可以采用它。但是這種結(jié)構(gòu)所需要的系數(shù)B2k（I = 0，1，2，k，= 1，2，．．．，[N/2]）比卷積型的系數(shù)h (n)要多，因而所需的乘法次數(shù)也比卷積型的要多。 FIR濾波器的級(jí)聯(lián)型結(jié)構(gòu)。附錄B：參考文獻(xiàn)及摘要[1] 桑國(guó)明，劉智。數(shù)字濾波器的DSP實(shí)現(xiàn)[J]。大連大學(xué)學(xué)報(bào)，2001。 摘要： DSP5402的片上外圍電路包括:通用I/O引腳(XF和BIO)，定時(shí)器，時(shí)鐘發(fā)生器，一個(gè)與外部處理器通信的8位的HPI(HostPortIneterface)接口，兩個(gè)多通道緩沖串行口McBSP(MultichannelBSP)。器片內(nèi)存儲(chǔ)器的種類只要有以下幾種:雙訪問(wèn)RAM(DARAM)，單訪問(wèn)RAM(SRAM)和ROM。RAM一般映射在數(shù)據(jù)空間。DRAM一般由若干塊構(gòu)成，由于每塊DARAM在一個(gè)機(jī)器周期內(nèi)可以被訪問(wèn)2次，中央處理單元和片內(nèi)外設(shè)在一個(gè)周期內(nèi)可以同時(shí)對(duì)其進(jìn)行一次讀和一次寫操作。根據(jù)需要，通過(guò)改變處理器狀態(tài)寄存器的三個(gè)位MP/MC、OVYL和DROM來(lái)靈活地改變存儲(chǔ)器的配置。數(shù)據(jù)存儲(chǔ)空間還有一塊特殊的區(qū)域，00H~08H。這塊區(qū)域包含的是存儲(chǔ)器映像寄存器，它包含了DSP中所有的寄存器，可以通過(guò)讀這塊存儲(chǔ)器來(lái)了解各個(gè)寄存器的值，或者通過(guò)寫這塊寄存器來(lái)改變寄存器的值。因此編程時(shí)不能隨便向這個(gè)區(qū)域存儲(chǔ)數(shù)據(jù)，除非根據(jù)需要來(lái)改變相應(yīng)寄存器的值，否則會(huì)導(dǎo)致程序運(yùn)行結(jié)果錯(cuò)誤。具有高度專業(yè)化的指令系統(tǒng)，包括單指令重復(fù)和塊指令重復(fù)操作，塊存儲(chǔ)器傳輸指令，32位長(zhǎng)操作數(shù)指令，同時(shí)讀入2或3個(gè)操作數(shù)的指令，能并行存儲(chǔ)和并行加載的算術(shù)指令，條件存儲(chǔ)指令和從中斷快速返回[2] [M].北京：電子工業(yè)出版社，2007. 摘要：隨著信息處理技術(shù)的飛速發(fā)展，計(jì)算機(jī)技術(shù)和數(shù)字信號(hào)處理技術(shù)數(shù)字信號(hào)處理技術(shù)逐漸發(fā)展成為它在電子信息、通信、軟件無(wú)線電、自動(dòng)控制、儀表技術(shù)、信息家電等高科技領(lǐng)域得到了越來(lái)越廣泛的應(yīng)用。數(shù)字信號(hào)處理由于運(yùn)算速度快，具有可編程特性和接口靈活的特點(diǎn)，使得它在許多電子產(chǎn)品的研制、開(kāi)發(fā)和應(yīng)用中，發(fā)揮著重要的作用。采用DSP芯片來(lái)實(shí)現(xiàn)數(shù)字信號(hào)處理系統(tǒng)是當(dāng)前發(fā)展的趨勢(shì)。 近年來(lái)，DSP技術(shù)在我國(guó)也得到了迅速的發(fā)展，不論是在科學(xué)技術(shù)研究，還是在產(chǎn)品的開(kāi)發(fā)等方面，在數(shù)字信號(hào)處理中，其應(yīng)用越來(lái)越廣泛，并取得了豐碩的成果。數(shù)字濾波占有極其重要的地位。 數(shù)字濾波器容易實(shí)現(xiàn)不同的幅度和相位頻率特性指標(biāo)，克服了與模擬濾波器器件性能相關(guān)的電壓漂移、溫度漂移和噪聲問(wèn)題。用DSP芯片實(shí)現(xiàn)數(shù)字濾波除了具有穩(wěn)定性好、精確度高、不受環(huán)境影響外，還具有靈活性好的特點(diǎn)。用可編程DSP芯片實(shí)現(xiàn)數(shù)字濾波可通過(guò)修改濾波器的參數(shù)十分方便的改變?yōu)V波器的特性。[3]丁玉美，[M]：西安電子科技大學(xué)出版社，2002. 摘要：數(shù)字濾波器是指完成信號(hào)濾波處理功能的，用有限精度算法實(shí)現(xiàn)的離散時(shí)間線性非時(shí)變系統(tǒng)，其輸入是一組數(shù)字量，其輸出是經(jīng)過(guò)變換的另一組數(shù)字量。因此，數(shù)字濾波器本身既可以是用數(shù)字硬件裝配成的一臺(tái)完成給定運(yùn)算的專用的數(shù)字計(jì)算機(jī)，也可以將所需要的運(yùn)算編成程序，讓通用計(jì)算機(jī)來(lái)執(zhí)行。數(shù)字濾波器具有穩(wěn)定性高、精度高、靈活性大等突出的優(yōu)點(diǎn)。 隨著數(shù)字技術(shù)的發(fā)展，用數(shù)字技術(shù)實(shí)現(xiàn)濾波器的功能越來(lái)越受到人們的注意和廣泛的應(yīng)用。從數(shù)字濾波器的單位沖擊響應(yīng)來(lái)看，可以分為兩大類:有限沖擊響應(yīng)(FIR)數(shù)字濾波器和無(wú)限沖擊響應(yīng)(IIR)數(shù)字濾波器。[4]孫克梅，劉洋.數(shù)字濾波器在DSP上的實(shí)現(xiàn)[N].沈陽(yáng)航空工業(yè)學(xué)院學(xué)報(bào)，2005. 摘要：21世紀(jì)是數(shù)字化的時(shí)代，隨著越來(lái)越多的電子產(chǎn)品將數(shù)字信號(hào)處理(PSP)作為技術(shù)核心，DSP已經(jīng)成為推動(dòng)數(shù)字化進(jìn)程的動(dòng)力。作為數(shù)字化最重要的技術(shù)之一，DSP無(wú)論在其應(yīng)用的深度還是廣度，正在以汀所未有的速度向前發(fā)展。 數(shù)字信號(hào)處理器，也稱DSP芯片，是針對(duì)數(shù)字信號(hào)處理需要而設(shè)計(jì)的一種具有特殊結(jié)構(gòu)的微處理器，它是現(xiàn)代電子技術(shù)、計(jì)算機(jī)技術(shù)和數(shù)字信號(hào)處理技術(shù)相結(jié)合的產(chǎn)物。 隨著信息處理技術(shù)的飛速發(fā)展，計(jì)算機(jī)技術(shù)和數(shù)字信號(hào)處理技術(shù)數(shù)字信號(hào)處理技術(shù)逐漸發(fā)展成為它在電子信息、通信、軟件無(wú)線電、自動(dòng)控制、儀表技術(shù)、信息家電等高科技領(lǐng)域得到了越來(lái)越廣泛的應(yīng)用。數(shù)字信號(hào)處理由于運(yùn)算速度快，具有可編程特性和接口靈活的特點(diǎn)，使得