基于tms320vc5402的語(yǔ)音處理板的設(shè)計(jì)畢業(yè)設(shè)計(jì)畢業(yè)論文與實(shí)現(xiàn)文獻(xiàn)綜述-資料下載頁(yè)
2024-11-10 03:25本頁(yè)面
【導(dǎo)讀】入和輸出都具有可編程增益調(diào)節(jié)，A/D和D/A都高度集成在此芯片內(nèi)。作在至電壓下，存儲(chǔ)容量位256k，其中的數(shù)據(jù)可以保持100年以上，可重復(fù)編程次數(shù)高達(dá)10萬(wàn)次。一片Cypress公司的64kSRAM。整個(gè)系統(tǒng)平臺(tái)的邏輯時(shí)序控制由CPLD電路來(lái)實(shí)。穩(wěn)定，可靠的電源是所有電子系統(tǒng)的最有力支柱，因此，本語(yǔ)音處理平臺(tái)選。用了TI公司的TPS767D318電源方案。
【正文】 L R C O U T7H P V D D8CS21M O D E22S D I N23S C L K24X T I /M C25X T O26DVDD27DGND28H P G N D11R H P O U T10L L I N E I20A I CT L v 3 2 0 A2 3C710U+ 3 . 3 VM C L KCSD O U TF S I ND I NF S O U TB C L K 0C110US D I NS C L K 圖 6 語(yǔ)音采集與輸出電路 在這個(gè)語(yǔ)音處理平臺(tái)上，利用 TMS320VC5402 的 McBsp1 對(duì) AIC 初始化，利用McBsp0 與 AIC 進(jìn)行語(yǔ)音信號(hào)傳輸 。 東華理工大學(xué)長(zhǎng)江學(xué)院畢業(yè) (論文 ) 硬件各模塊實(shí)現(xiàn) 語(yǔ)音處理 DSP模塊 DSP 處理器選用了 目前最通用的 TI公司的 TMS320VC5402 16 位處理器，該處理器采用 、 供電，處理速度快，功耗低，是一款理想的 DSP 處理器 。其外圍電路如下： （ 1） 振蕩電路采用無(wú)源晶振，為了滿(mǎn)足 AIC芯片的需要，晶振選用 , 振蕩電路原理圖如圖 7示 。 C12 2PC22 2P1 8. 4 32 MX1X2 圖 7 振蕩電路 （ 2） JTAG 接口電路 1 23 45 67 89 1011 1213 14D S P _ J T A GT M ST D IT D OT C KE M U 0+ 3 . 3 V T R S TE M U 1R610KR710K 圖 8 JTAG 接口電路 （ 3） DSP 原理圖如圖 9 示 。 東華理工大學(xué)長(zhǎng)江學(xué)院畢業(yè) (論文 ) 硬件各模塊實(shí)現(xiàn) T C K88T D I86T D O85T M S89/ T R S T87E M U 083/ O F F / E M U 184N C ( T E S T 1)80HD76HD058HD169HD281HD395HD4120HD5124HD6135H C N T L 146H C N T L 039H B I L62/ H C S17/ H D S 2129/ H D S 1127/ H A S13H R / / W18H R D Y55/ H I N T / O U T 151H P I E N A92/ I A C K61/ I N T 064/ I N T 165/ I N T 266/ I N T 367N M I63/ R S98M P / / M C32/ B I O31XF27NC(CVDD)12CVDD16CVDD52CVDD68CVDD91CVDD125CVDD142NC(CVSS)1CVSS3NC(CVSS)15CVSS34NC(CVSS)37CVSS50CVSS70NC(CVSS)90CVSS111NC(CVSS)126DVSS14DVSS40DVSS57NC(DVSS)72DVSS76DVSS93DVSS106DVSS128NC(DVSS)144DVDD4DVDD33DVDD56DVDD75DVDD112DVDD130B F S X 053B D X 059B C L K X 048B F S R 043B D R 045B C L K R 041NC35NC38NC36NC71NC73NC74B F S X 154B D X 160B C L K X 149B F S R 144B D R 147B C L K R 142T O U T 082X196X 2/ C L K I N97C L K M D 177C L K M D 278C L K M D 379C L K O U T94/ I A Q29/ M S C26/ H O L D A28/ H O L D30/ I O S T R B25/ M S T R B24R / / W23R E A D Y19/ P S20/ D S21/ I S22T M S 320V C 5402 P G EA0131A1132A2133A3134A4136A5137A6138A7139A8140A9141A105A117A128A139A1410A1511A16105A17107A18108A19109NC110NC143NC2D099D1100D2101D3102D4103D5104D6113D7114D8115D9116D10117D11118D12119D13121D14122D15123D S PV C 5 4 0 2A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0+ + Y11 6 . 9 MC 3 32 2 p FC 3 42 2 p F+ + C L K M D 3C L K M D 2C L K M D 1C L K M D 1C L K M D 2C L K M D 3A151 2 3 48 7 6 5S2S W D I P 4R81kR91kR101kR111kD15 D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0A19R 1 21KC 3 510uS1SW+ M P /M CB C L K 0F S O U TD O U TF S I ND I NM C L KCSS C L KS D INXFMP/MCN e t D S P _20N e t D S P _21N e t D S P _22N e t D S P _23N e t D S P _24N e t D S P _25 圖 9 DSP 電路 程序存儲(chǔ)器、數(shù)據(jù) FALSH 模塊 該部分電路選用的芯片是 SST39VF400，它 是一個(gè)低功耗 FLASH，工作在 至 電壓下，存儲(chǔ)容量位 256K，其中的數(shù)據(jù)可以保持 100 年以上，可重復(fù)編程次數(shù)高達(dá) 10 萬(wàn)次 。 其中， A17 至 A0為外部地址管腳， D15 至 D0為 16 條數(shù)據(jù)線(xiàn)， CE為片選控制管腳（低有效）， OE為輸出控制管腳（低有效）， WE為寫(xiě)入控制管腳（低有效） ， 其原理圖如圖 10 示 。 東華理工大學(xué)長(zhǎng)江學(xué)院畢業(yè) (論文 ) 硬件各模塊實(shí)現(xiàn) A0A1A2A3A4A5A6A7A8A9A 1 0A 1 1A 1 2A 1 3A 1 4F L A S H / O EF L A S H / C E+ 3. 3 VA 1 51A 1 42A 1 33A 1 24A 1 15A 1 06A88A97A718A619A520A421A322A124A223V S S27/ C E26/ O E28/ W E11DQ029D Q 1 545D Q 1 443D Q 1 341D Q 1 239D Q 1 136D Q 1 034DQ932DQ830DQ744DQ642DQ540DQ335DQ438DQ233DQ131V S S46VDD37A 1 648A025A 1 717F l a s h3 9 V F 4 0 0F L A S H / W ED 1 5D 1 4D 1 3D 1 2D 1 1D 1 0D9D8D7D6D5D4D3D2D1D0A 1 5 圖 10 外部程序數(shù)據(jù)存儲(chǔ)器 FLASH 電路 數(shù)據(jù)存儲(chǔ)器 SRAM 模塊 為了擴(kuò)大數(shù)據(jù)存儲(chǔ)空間，該語(yǔ)音處理平臺(tái)上還擴(kuò)展一片 Cypress 公司的 64K SRAM，其原理圖如圖 11示 。 A0A1A2A3A4A5A6A7A8A9A 1 0A 1 1A 1 2A 1 3A 1 4D 1 5D 1 4D 1 3D 1 2D 1 1D 1 0D9D8D7D6D5D4D3D2D1D0R A M / C ER A M / O ER A M / W EA41A32A23A14A05/ C E6I / O 17I / O 28I / O 39I / O 410V C C11V S S12I / O 513I / O 614I / O 715I / O 816/ W E17A 1 518A 1 419A 1 320A 1 221A544A742A643/ O E41/ B H E40/ B L E39I / O 1 638I / O 1 537I / O 1 436I / O 1 335V S S34I / O 1 232V C C33I / O 1 131I / O 1 030I / O 929A827A926A 1 025A 1 124 S R A MS R A MC Y 7 C 1 0 2 1 C V3 3+ 3 . 3 V 圖 11 外部數(shù)據(jù)存儲(chǔ)器 SRAM電路 東華理工大學(xué)長(zhǎng)江學(xué)院畢業(yè) (論文 ) 硬件各模塊實(shí)現(xiàn) CPLD 時(shí)序邏輯控制電路 由于外擴(kuò)了 FLASH 與 SRAM， DSP 要對(duì) FLASH 與 SRAM 進(jìn)行正常讀寫(xiě)的邏輯時(shí)序控制就由 CPLD 來(lái)實(shí)現(xiàn)，由于 CPLD 可在線(xiàn)編程，使得日后語(yǔ)音處理平臺(tái)的邏輯的修改也非常方便，這比用傳統(tǒng)的組合邏輯電路設(shè)計(jì)要靈活方便， CPLD 也是目前的一種潮流，它的編程在 MAX plus II 環(huán)境下，既可以用原理圖輸入法進(jìn)行描述也可以用 VHDL 語(yǔ)言進(jìn)行描述，難度都不是很大，即使是初學(xué)者也不用害怕，最需要的是將 DSP 對(duì) FLASH 與 SRAM 的讀寫(xiě)時(shí)序分 析清楚 。 實(shí)現(xiàn) DSP 與 FLASH、SRAM 連接的組合邏輯電路如圖 12示 。 圖 12 實(shí)現(xiàn) DSP 與 FLASH、 SRAM 連接的組合邏輯電路 CPLD JTAG 接口電路如圖 13 示 。 12345678910C P L D _ J T A G+ 3 . 3 VR51kR41kR31kR21kC T C KC T D OC T M SC T D I 圖 13 CPLD JTAG 接口電路 CPLD 電路原理圖如圖 14示 。 東華理
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1