【正文】 表示模2加。圖42 FEC編碼流程圖約束長度=7，生成多項式：對于生成多項式為對于生成多項式為（7，[133 171]），其中7表示約束長度，133的二進制碼為001011011， 即對應于；171的二進制碼為001111001即對應于。 交織鏈路，裝入數(shù)據(jù)從0列開始，裝入 如下：第一個比特被裝入第0行，第二比特被裝入第9行，第三比特被裝入第18行，第四比特被裝入第27行。這樣，位的行位置以9增長，以40為模。重復這樣的操作，直到40行全部裝入。然后裝入到第一列，重復操作直到交織塊被填滿。假設所交織的數(shù)據(jù)塊是[0,1,2,3,4,…,1436,1437,1438,1439],則交織寫入如表41所示。2334表41 交織寫入表第0列第1列第2列第19列第35列第0行04080…760…1400第1行94989…769…1409第2行185898…778…1418第3行2767107…787…1427第4行3676116…796…1436第5行54585…765…1405第6行145494…774…1414第7行2363103…783…1423第8行3272112…792…1432第9行14181…761…1401第10行105090…770…1410第11行195999…779…1419第12行2868108…788…1428第13行3777117…797…1437第14行64686…766…1406第15行155595…775…1415第16行2464104…784…1424第17行3373113…793…1433第18行24282…762…1402第19行115191…771…1411第27行34383…763…1403...…………………第33行175797…777…1417第34行2666106…786…1426第35行3575115…795…1435第36行44484…764…1404第37行135393…773…1413第38行2262102…782…1422第39行3171111…791…1431所有速率的讀取的第一位應該是第0行的第0列的數(shù)據(jù)。每個連續(xù)讀取的比特的位置應由一個遞增的行和遞減17的列數(shù)（交織器矩陣中列數(shù)的模）決定。這樣，對于速率為2400bps采用長交織設置的數(shù)據(jù)，第二比特來自第1行第559列，第三比特來自第2行第542列。此交織器讀取數(shù)據(jù)將繼續(xù)下去，直到行數(shù)達到最大值。當行數(shù)達到最大值后，行數(shù)置為0，當行數(shù)為0時列數(shù)被置為比此時的值大1的數(shù)，重復操作直到交織數(shù)據(jù)塊被卸載完。將表41以此方式加載即得到以下的一維數(shù)據(jù)，即[0,769,98,…,62,831]。在本模型中，交織由交織矩陣完成，其參數(shù)是一個一維數(shù)組，該模塊根據(jù)數(shù)組改變數(shù)據(jù)的排序方式。例如參數(shù)為[4,2,3,1]，輸入數(shù)據(jù)是[40,32,23,22]，則輸出為[22,32,23,40]。由于，在matlab中，下標是從1開始，所以完成交織的矩陣為[0,770,99,…,63,832]，共1440位。此模塊的目的是將二進制數(shù)據(jù)轉(zhuǎn)換為格雷編碼。此模塊由3個模塊組成，如圖43所示。兩比特信息首先映射為一個信道符號，然后將兩比特信息根據(jù)表42映射為格雷碼。然后將格雷碼信息轉(zhuǎn)換為比特信息送入信道系統(tǒng)。圖43 格雷解碼器模型表42 格雷解碼輸入信息格雷解碼值第一位最后一位0000010110111110根據(jù)110B標準，為了使信號在空中以8psk信號的形式傳播，對于數(shù)據(jù)速率為1200bps的數(shù)據(jù)，雙位的信道符號應映射為3比特數(shù)字的0，2，4和6。映射規(guī)則如表42所示。映射過程在此模塊中由移位模塊完成，參數(shù)為k，即需要移動的位數(shù)。完成三比特信息的轉(zhuǎn)換，只需將原兩比特信息左移1位即可。表43 兩比特信息到三比特信息的映射輸入信息輸出信息00000010101010011110根據(jù)110B，200ms的數(shù)據(jù)段應包括15個3比特信道符號。信道符號序列應該是0，1，3，0，1，3，1，2，0，D1，D2，C1，C2，C3，0。D1和D2為3比特的值，作用是指定發(fā)送調(diào)制解調(diào)器的比特率和交織設置。表44給出了這些值的賦值。表44 診斷信號D1和D2的分配比特速率短交織長交織D1D2D1D2480076保留保留2400（數(shù)字語音）77保留保留2400（數(shù)據(jù)）644412006545600664630067471507454757555根據(jù)信道符號D1和D2映射出信道前導序列符號，映射關(guān)系如表45所示。表45 信道符號映射為前導序列信道符號3比特數(shù)值0000000 0000 重復4次0010404 0404 重復4次0100044 0044 重復4次0110440 0440 重復4次1000000 4444 重復4次1010404 4040 重復4次1100044 4400 重復4次1110440 4004 重復4次在此模型中，由于已知數(shù)據(jù)序列在每一個新的交織塊前傳輸，而不是表中的重復4次。此時數(shù)據(jù)已知數(shù)據(jù)減少到20個符號，剩下的4個符號用3比特符號的0來填充。然后將20個信道符號轉(zhuǎn)換為比特信息送往下一個模塊。D1和D2的產(chǎn)生模塊如下圖所示。圖44 D1和D2產(chǎn)生器在此模塊中，將數(shù)據(jù)信息用緩沖器存儲60個比特，然后再插入60比特的已知信息，整合為120比特的信息送往下一個模塊。插入已知數(shù)據(jù)后的整合形式如圖45（下一頁）所示：圖45 插入已知數(shù)據(jù)后的整合形式根據(jù)110B隨機數(shù)據(jù)序列發(fā)生器是一個12位的移位寄存器。數(shù)據(jù)階段開始時，（ 101110101101 （二進制）或BAD （十六進制） ）。如圖所示，將所得3比特數(shù)據(jù)用于從0到7的加擾。該移位寄存器每產(chǎn)生一個所用的3比特信息需移位8次。在發(fā)送160個符號后，移位寄存器應該被重置為BAD（十六進制）。圖46 隨機移位寄存器功能框圖在此模型中，此3比特信息由3個隨機序列發(fā)生器產(chǎn)生。隨機序列具體產(chǎn)生過程如下：圖47 隨機序列產(chǎn)生模塊根據(jù)110B標準，數(shù)據(jù)的加擾通過與加擾序列相加，然后再對和取模8完成。在此模型中，加擾序列由隨機序列模塊產(chǎn)生。然后將數(shù)據(jù)以3比特為一個符號和加擾序列相加，再對和取模就完成了加擾。將符號根據(jù)圖48映射為8PSK信號。圖48 8PSK星座圖 收端鏈路 均衡鏈路在本模塊中利用前導序列進行均衡，則在均衡前輸入信道來的數(shù)據(jù)、本地產(chǎn)生的前導序列以及均衡的模式。輸出均衡后的值，權(quán)值以及誤差值將返回用于更新均衡算法。均衡器的整體框圖如圖49所示。圖49 均衡器對于輸入以及期望值需要檢查屬性，確定輸入的類型為向量還是復數(shù)等，此鏈路中的輸入是向量。由模式的值確定均衡的類型，是直接均衡還是由用訓練序列進行均衡。然后經(jīng)過均衡后，輸出均衡的值。其具體鏈路如410所示。圖410 均衡器第一層如圖411是均衡器的第三層，根據(jù)均衡器的原理，由于此鏈路中使用的是反饋均衡，需要確定好鏈路的時序。此鏈路采用的是前端反饋抽頭系數(shù)是20個。此模塊主要是對齊時隙，用于權(quán)值的更新。圖411 均衡器第二層均衡器的底層主要是根據(jù)均衡算法更新抽頭系數(shù)。在此鏈路中本文采用的是RLS均衡算法，RLS算法可以概括如下：初始時，，其中是一個的單位矩陣，是一個大的正常數(shù)。遞歸計算如下： 表示抽頭系數(shù)， 表示輸入， 表示均衡器的輸出， ， 表示誤差。所以根據(jù)算法更新權(quán)值的鏈路圖如圖412所示。圖412 均衡器第三層圖413為接收端解擾過程。在接收端，將本地8進制PN序列變?yōu)閺蛿?shù)形式的8PSK信號，取共軛后與經(jīng)過高斯信道的8PSK接收信號相乘即可解擾。公式推導如下：因為在發(fā)送端使用發(fā)送信號與本地PN序列模8加的方式加擾，如果用8PSK形式表示，假設發(fā)送信息其中一個3比特值表示為，對應的PN序列的值為，則模8加的過程可以表示為： 在接收端，共軛后的PN序列值可以表示為，而加擾后的信號經(jīng)過AWGN信道后，由于噪聲的干擾，會發(fā)生相位的偏轉(zhuǎn)和幅度的改變，假設經(jīng)過信號后相位偏轉(zhuǎn)角度，幅度變?yōu)閞，因此接收到的信道可以表示為。解擾過程可以表示為： （47）對比解擾后的信號與發(fā)送信號可知，解擾后的信號是在發(fā)送信號上加入了噪聲的干擾，使得信號的幅度和相位發(fā)生了改變。圖413 解擾器 幀對齊鏈路該模塊由一個延時器和一個緩沖器組成。在均衡模塊中有20個符號的延時，對于短交織來說，延時器延遲傳輸700符號所需的時間；對于長交織來說，延遲器延遲傳輸5740個符號傳輸?shù)臅r間，目的是對齊交織幀的開始的比特。緩沖器的目的是收集交織模塊大小的數(shù)組，用于解交織。該部分包含一個基帶的MPSK解調(diào)器，將信號根據(jù)速率解調(diào)為相應的比特數(shù)據(jù)。由于在發(fā)端將數(shù)據(jù)的兩比特信息映射為8PSK信號的0，2，4，6，所以其星座圖如下。所以其剛好在QPSK星座圖上，所以在此模塊中用QPSK解調(diào)器對信號進行解調(diào)，轉(zhuǎn)換為比特信息。圖414 信號提取模塊圖415 接收信號星座圖 格雷解碼鏈路此模塊的目的是將格雷碼轉(zhuǎn)換為普通的二進制碼。此模塊由3個模塊組成，如圖416所示。兩比特格雷碼首先映射為一個信道符號，然后將兩比特格雷碼根據(jù)表46映射為二進制符號信息。然后將二進制符號轉(zhuǎn)換為比特信息送入解交織矩陣。圖416 格雷解碼器模型表46 格雷編碼輸入信息格雷解碼值第一位最后一位0000010111101011解交織由解交織矩陣完成，解交織矩陣和交織矩陣為同一個矩陣。即將數(shù)據(jù)以其放入的形式取出，即完成了數(shù)據(jù)的解交織操作。解交織矩陣后接了一個大小為480的緩沖器，使得輸出數(shù)據(jù)組的大小為480比特。在接收端對接收序列進行維特比譯碼，即最大似然譯碼，可以用網(wǎng)格圖求最相似的路徑來描述這種算法，它依賴于有限狀態(tài)的馬爾可夫系統(tǒng)的描述，包括狀態(tài)變遷以及狀態(tài)變遷的輸出碼字。在四維網(wǎng)絡編碼調(diào)制(Trellis Coded Modulation TCM)編碼的基礎上，解碼時要對一對一對的數(shù)據(jù)進行解碼，計算碼距時也是以四維空間的歐氏距離為標準，取最相似的一條路徑。對于長度為L+m的網(wǎng)格路徑(L為信息序列的長度，m表示后綴為m個0向量)接收序列為所有的網(wǎng)格路徑在零時刻發(fā)散于同一個初始狀態(tài)、收斂于第j時刻(j＝L+ m)的同一個最后一狀態(tài)。在理想狀況下，對于一個存儲量無限度的通道，可以將所有可能的路徑都記錄下來，然后選擇其中對數(shù)似然函數(shù)值最大的作為譯碼結(jié)果。該模塊的網(wǎng)格結(jié)構(gòu)參數(shù)是對卷積編碼器的描述，其設置和卷積編碼模塊的參數(shù)設置相同。引用深度表示構(gòu)造每個回溯路徑所需要的網(wǎng)格分支數(shù)量。此模塊中還可以選擇所需的判決類型以及設置輸出數(shù)據(jù)的類型。本模型中使用的是硬判決，輸出數(shù)據(jù)類型是二進制數(shù)據(jù)類型。該模塊將發(fā)送的數(shù)據(jù)與經(jīng)過信道延遲的接受數(shù)據(jù)進行對比，輸出誤碼率、誤碼個數(shù)以及比較數(shù)據(jù)的個數(shù)。參數(shù)接收延遲，表示接受數(shù)據(jù)滯后于采樣數(shù)據(jù)的采樣信號的比特數(shù)。本節(jié)研究了鏈路在高斯信道下的誤碼性能，圖417中用圓點表示的曲線為鏈路在高斯信道下的BER曲線，星號標示的曲線為理論高斯信道的曲線。當誤比特率為103時，從圖中可以看出鏈路的誤碼性能比理論曲線要好3dB的性能。圖417 高斯信道下鏈路的誤碼性能曲線本節(jié)中將在經(jīng)典短波信道Watterson信道下分析鏈路性能。所有的仿真鏈路均采用CCIR推薦的信道參數(shù)。下表列出所采用的仿真信道條件參數(shù)。表47 仿真所用的信道參數(shù)信道條件差分延時(ms)信道增益多普勒頻移好信道[0 ][0 0]中等條件信道[0 1][0 0]差信道[0 2][0 0]1Hz圖418 好信道條件下的誤碼性能曲線圖中紅色圓點標示的曲線是采用短交織的誤比特性能曲線，用藍色星號標示的曲線是采用長交織的誤比特性能曲線?？梢钥闯鲈谡`比特率在103附近時，長交織比短交織好約6dB的性能。，則相干時間。在短交織的情況下，由于交織時間比相干時間還小，所以交織此時對于糾正突發(fā)錯誤的能力很有限；，此時交織時間比相干時間長，所以能夠很好地糾正突發(fā)錯誤，所以長交織的誤碼性能明顯優(yōu)于短交織。圖419 中等信道條件下的誤碼性能曲線圖中紅色圓點標示的曲線是采用短交織的誤比特性能曲線，