電子密碼鎖設(shè)計(jì)(張建平)-資料下載頁
2025-07-04 21:26本頁面
【正文】 rtl of coded_lock issignal key_temp:std_logic_vector(9 downto 0)。按鍵緩存signal N:std_logic_vector(3 downto 0)。按鍵緩存signal FF:std_logic。按鍵標(biāo)志signal ACC:std_logic_vector(15 downto 0)。所有按鍵的寄存器signal REG:std_logic_vector(15 downto 0)。比較寄存器signal NC:integer range 0 to 4。移位用的標(biāo)志位signal A,B,C,D:std_logic_vector(3 downto 0)。顯示用的寄存器SIGNAL clk_1k:std_logic。掃描時(shí)鐘signal data:std_logic_vector(3 downto 0)。signal F:std_logic_vector(1 downto 0)。signal s_t:integer range 0 to 4。signal clk_10hz:std_logic。signal flag:std_logic。ponent led_disp is port(datain:in std_logic_vector(3 downto 0)。 dataout:out std_logic_vector(7 downto 0) )。end ponent。beginXIAODOU:process(clk) 按鍵消拉動電路 variable t:integer range 0 to 2000000。 begin if rising_edge(clk) then if t1999999 then t:=t+1。 else t:=0。key_temp=keyin。F=key_F。 end if。 end if。 case key_temp is when 0111111111=N=1010。0 when 1011111111=N=0001。1 when 1101111111=N=0010。2 when 1110111111=N=0011。3 when 1111011111=N=0100。4 when 1111101111=N=0101。5 when 1111110111=N=0110。6 when 1111111011=N=0111。7 when 1111111101=N=1000。8 when 1111111110=N=1001。9 when others=N=1111。 end case。 end process。FF=not(N(3)and N(2)and N(1)and N(0))。 判斷按鍵REGISTE:process(FF,ret) 寄存按鍵信號電路 variable t:integer range 0 to 5 。 std_logic_vector(1 downto 0)。 begin if ret=39。039。 then 系統(tǒng)復(fù)位電路 ACC=0000000000000000。 t:=0。 NC=0。 elsif rising_edge(FF) then t:=t+1。 ACC=ACC(11 downto 0)amp。N。 if t=5 then t:=1。 end if。 end if。 NC=t。 end process。CLK_1Khz: process(clk) 產(chǎn)生1k的數(shù)碼管掃描信號 variable t:integer range 0 to 20000。 begin if rising_edge(clk) then t:=t+1。 if t10000 then clk_1k=39。139。 elsif t20000 then clk_1k=39。039。 else t:=0。clk_1k=39。039。 end if。 end if。 end process。
公司管理相關(guān)推薦
鄂ICP備17016276號-1