【正文】 接反。否則電源將被保護電路中的二極管D2和D3短路，造成保護電路損壞。插拔電路板電源插頭時，應該注意先切斷電源。4. CMOS集成電路的輸入電壓CMOS集成電路的輸入電壓必須在VDD和VSS之間，即VSS≤VI≤VDD，否則容易造成輸入保護二極管損壞。5. CMOS集成電路輸入信號與電源的開關順序若CMOS電路與輸入信號源采用兩組電源供電時，應注意兩組電源開啟與關斷的順序。開啟時，應先接通CMOS電路電源，后接通信號源電源。關斷時則反之。不允許在CMOS電路還沒接通電源的情況下，有輸入信號輸入。否則亦會導致輸入信號串至VDD端，造成CMOS電路的誤動作。6. CMOS集成電路多余端的處理CMOS電路的多余輸入端不允許懸空。否則不但容易接受外界干擾，而且由于輸入電位不定，破壞正常的邏輯關系。多余輸入端的處理方法有兩種：一是按邏輯功能要求，把多余端接VDD或VSS（對與邏輯，接VDD；或邏輯，則接VSS）。另一種是將多余輸入端與使用端并聯使用，但它會增加電路的輸入電容量，影響電路的開關速度，且使電路功耗增加，所以，此種方法只適用于對速度和效率要求不高的場合。必須指出，一個芯片中，可能有幾個相同功能的CMOS電路，可能只有某些被使用，而另一些未被使用。對于這些未被使用的電路，若已接通電源，則其輸入端也應作為多余輸入端來處理。7. CMOS集成電路輸入端的處理（1）當CMOS電路輸入端接有大電容或連接長線時，必須在輸入端串接一個10～20KΩ的電阻，然后再接大電容或長線。否則會因切斷電源時，大電容通過保護二極管放電，放電電流較大而損壞二極管，或由于長線的分布電感與電容構成LC寄生振蕩而損壞保護二極管。（2）凡直接與印刷電路板的印刷插頭相連的CMOS電路輸入端，都必須加限流電阻和保護電阻接地，如圖37所示。否則當印刷電路板從機器中拔出時，輸入端必然出現懸空。 圖37 印刷電路板CMOS輸入端的保護五、TTL集成電路使用注意事項1. TTL集成電路的電源電壓。使用時，不能將電源與地顛倒錯接，否則將會因為過大電流流過而造成器件損壞。2. TTL集成電路的輸入端處理TTL集成電路的各輸入端不能直接與高于+，因為低內阻電源能提供較大電流，會由于過熱而燒壞器件。3. TTL集成電路的輸出端處理（1）除三態(tài)和集電極開路的電路外，輸出端不允許并聯使用。如果將集電極開路的門電路輸出端并聯使用而使電路具有“線與”功能時，應在其公共輸出端加一個預先計算好的上拉負載電阻到VCC端。4. TTL集成電路的輸出端處理（2）輸出端不允許與電源或地短路，否則可能造成器件損壞，但可以通過電阻與電源相連，提高輸出電平。5. TTL集成電路通電注意事項在電源接通時，不要移動或插入集成電路，因為電流的沖擊可能會造成永久性損壞。6. TTL集成電路多余端的處理多余的輸入端最好不要懸空。雖然懸空相當于高電平，并不影響與門的邏輯功能，但懸空容易接受干擾，有時會造成電路誤動作，這在時序電路中表現更為明顯。因此多余輸入端要根據需要進行處理。例如，與門、與非門的多余輸入端可直接接到VCC上；也可將不同的輸入端通過一個公共電阻（幾KΩ）接到VCC上；或將多余的輸入端和使用端并接。不用的或門和或非門輸入端直接接地。為使電路功耗最低，可將不使用的與非門和或非門等器件的所有輸入端接地，也可將它們的輸出端接到不使用的與門輸入端上。對于觸發(fā)器來講，不使用的輸入端不能懸空，應根據邏輯功能接入電平。輸入端連線應盡量短，這樣可以縮短時序電路中時鐘信號沿傳輸線的延遲時間。一般不允許將觸發(fā)器的輸出直接驅動指示燈、電感負載、長線傳輸，需要時必須加緩沖門。第四章 電子電路部分題目設計舉例一 壓控方波、三角波和鋸齒波發(fā)生器一、簡要說明我們在“模擬電子技術基礎”課程中學過三角波發(fā)生器（可同時輸出方波）和三角波變鋸齒波電路，但本題要求用電壓來控制它們的頻率。二、任務和要求設計并制作一個壓控波形發(fā)生器，要求如下：圖11 壓控波形發(fā)生器輸出波形1. 它能同時輸出如圖11所示的三種波形，它們的頻率均為fo，fo與控制電壓VC的函數關系是： fo=100VC（HZ）式中VC的單位為伏特，它可在+1V～+10V范圍內變化。2. 振蕩頻率的實際值與按上述函數關系求出的理論值之誤差不超過177。10％。3. 三種波形幅值已在圖中標出，要求誤差不超過177。5％。4. 方波的上升時間和下降時間分別不超過200ns。5. 可用177。15V直流穩(wěn)壓電源供電。三、參考資料關于壓控三角波振蕩器：一般的壓控振蕩器輸出矩形波和鋸齒波，圖12所示電路也是一種壓控振蕩器，它可輸出方波和三角波。圖中的A1和A2可用集成雙運放。圖12 三角波振蕩器之一運放A1與電容C及電阻R1構成積分電路，A1的反相輸入端電位與同相端電位幾乎相等，即：V_ =V＋=VC式中VC是控制電壓，它為正值。將R3＝R4代入上式，得 V_ =V＋=VC （11）運放A2與RR7構成滯回比較器。當它的輸出電壓VO2為低電平時，三極管截止。此時積分電路中電容充電的電流為： IC= （12）將式（11）代入上式，可得： IC= （13）電容充電時，VO1將逐漸下降。當它下降到一定程度時，使VO2變?yōu)楦唠娖?，三極管飽和導通，它的集電極與發(fā)射極之間的壓降很小，一般可忽略不計，因此，電容放電的電流可由下式求出： I‘C=IR1IR2≈再將式（11）和R2=R1代入上式，可得：ICˊ≈ （14）由上式和式（13）可知，電容放電電流與充電電流的大小基本相等，方向相反，而且它們的絕對值與控制電壓成正比，因為VO1為三角波，VO2為方波，且它們的頻率與控制電壓的大小成正比。圖13是另一種壓控三角波振蕩器，該電路具有良好的穩(wěn)定性和優(yōu)良的線性。此電路的工作原理請同學們自己分析。圖13 三角波振蕩器之二四、參考電路說明：電路中，A1可使用集成電路芯片LF351（高阻型運算放大器），AAAA5可合用集成電路芯片LM324（通用型集成運算放大器），G可使用CD4081（CMOS型四2輸入與門）。圖14 壓控方波、三角波、鋸齒波發(fā)生器參考電路二 音響放大器的設計一、實驗目的1. 了解集成功率放大器內部電器工作原理，掌握其外圍電路設計與主要性能參數的測試方法。2. 掌握音響放大器的設計方法與小型電子線路系統(tǒng)的安裝調試技術。二、設計任務1. 音響放大器設計要求具有電子混響延時、音調輸出控制、對話筒與放音機的輸出信號進行擴音、卡拉OK伴唱等功能。需要條件：+VCC=+9V；話筒（低阻20Ω）的輸出電壓為5mV；錄音機的輸出信號為100 mV；電子混響延時模塊一個；集成功放LA4102一塊；8Ω／2W的負載電阻RL一只；8Ω／4W揚聲器一只；集成運放LM324一塊。2. 主要技術指標額定功率： Po=1W 負載阻抗： RL=8Ω 頻率響應： f L～ f H=40HZ ～10KHZ輸入阻抗： Ri 20KΩ音調控制特性： 1KHZ處增益為0dB，100HZ和10KHZ處有177。12dB的調節(jié)范圍，AuL=AuH≥+20dB。三、設計思路參考首先確定整機電路的級數，再根據各級的功能及技術指標要求分配電壓增益，然后分別計算各級電路參數，通常從功放級開始向前級逐級計算。電子混響部分已采用電子混響電路模塊，需要設計的電路為話筒放大器、混合前置放大器、音調控制器及功率放大器。根據題意要求，輸入信號為5mV時，輸出功率的最大值為1W，因此電路系統(tǒng)的總電壓增益Au=566。由于實際電路中會有損耗，故取Au=600，各級增益分配如圖21所示。功放級增益Au4由集成功放塊決定，取值100，音調控制級在f 0＝1KHZ時，增益為1（0dB），但實際電路有可能產生衰減，取Au3=。話筒放大級與混合級一般采用運算放大器，但會受到增益帶寬的限制，各級增益不宜太大，取Au1=，Au2=1。以上分配方案還可以在實驗中適當變動。圖21 各級電壓增益分配1. 功率放大器設計由于采用集成功率放大器，電路設計變得十分簡單，只要查閱手冊即可獲得功放塊外圍電路的元件值，如圖22所示。功放級的電壓增益Au4為： Au420KΩ／RF所以： RF==20KΩ／100=200Ω如果輸出波形出現高頻自激（疊加毛刺）。電路中集成功率放大器A4采用LA4102。2. 音調控制器（含音量控制）設計音調控制器的電路如圖23所示。運算放大器選用單電源供電的四運放LM324，其中RW33稱為音量控制電位器，其滑臂在最上端時，音響放大器輸出最大功率。3. 話筒放大器與混合前置放大器設計圖24所示電路由話筒放大與混合前置放大兩級電路組成。其中A1組成同相放大器，具有很高的輸入阻抗，能與高阻話筒配接作為話筒放大器電路，其放大倍數Au1為：Au1=1+=運放LM324的頻帶雖然很窄（增益為1時，帶寬為1MHZ），但這里放大倍數不高，故能達到f H=10KHZ的頻率響應要求。 圖22 功率放大器設計圖23 音調控制器設計混合前置放大器的電路由運算放大器A2組成，這是一個反相加法器電路，輸出電壓的表達式為：　　　　　　uo2= （uo1＋ui2）根據圖21的增益分配，混合級的輸出電壓有效值Uo2≥，而話筒放大器的輸出有效值Uo1已經達到了Uo2的要求，即：Uo1=Au1，ui1=39mV，所以取R21=R22。錄音機輸出插孔的信號ui2一般為100mV，已經遠大于Uo2的要求，所以對ui2要進行適當衰減，否則輸出會產生失真。取R23=100KΩ，R22=R21=39 KΩ，以使錄音機輸出經混合級后也達到uo2的要求。如果要進行卡拉OK歌唱，可在話筒放大級的輸出端接兩個音量控制電位器RWRW2（見圖24），分別控制聲音和音樂的音量。以上各單元電路的設計值還需要通過實驗調整和修改，特別是在進行整機調試時，由于各級之間的相互影響，有些參數可能要進行較大變動，待整機調試完成后，再畫出整機電路圖。圖24 話筒放大器與混合前置放大器電路設計四、參考電路三 多功能數字鐘的設計一、實驗目的通過本題的設計和實驗，進一步掌握數字電路的設計技巧。增進實踐能力。二、設計要求1. 具有“秒”、“分”、“時”計時、顯示功能。小時按24小時計時制計時。2. 具有校時的功能，能夠對“分”和“小時”進行調整。3. 具有整點報時功能，在59min和59s時發(fā)出1KHZ的音頻信號，時間持續(xù)1s。4. 具有鬧鐘功能，鬧時信號持續(xù)1min。5. 有整點數報時功能。6. 進行計算機仿真。三、設計思路參考1. 總體框圖可參考圖31。 圖31 數字鐘框圖2. 產生秒信號（1HZ）可利用電子手表集成電路（如5C702），其晶體頻率f 0=32768HZ，經215分頻得到1HZ信號。也可以參考圖32的電路。還可以利用555定時器構成的多諧振蕩器產生1KHZ信號，然后再經1000分頻得到或利用1MHZ晶振經106分頻得到。圖32 用32768HZ得到秒信號3．分、秒計數器為模60的計數器4. 時計數器是一個24小時制的計數器當數字鐘運行到23 h 59 min 59 s時，秒的個位計數器再輸入一個秒脈沖，數字鐘應自動顯示出00 h 00 min 00s。5. 校時電路設計。校時是數字鐘的基本功能。對校時電路的要求是在小時校正時不影響分、秒的正常計數，在分校正時，不影響秒和小時的正常計時。圖33給出一種時、分校正電路，其中S1為時校正開關，S2為分校正開關，其控制功能如表31所示。校時脈沖采用秒脈沖（1HZ）。因為校時電路由組合電路組成，有可能產生抖動現象，電容C1和C2可以部分消除抖動，如果電容CC2仍不能消除抖動，則可采用消抖動開關，如圖34所示。表31 校時開關功能S1S2功能11計數10校分01校時圖33 校時電路6. 鬧鐘設計按指定時間值“鬧時”，也是數字鐘的重要功能，其原理為：例如要求6 h 59 min發(fā)出鬧時信號，并持續(xù)1 min。6 h 59 min對應數字鐘的時個位計數器的狀態(tài)為0110，分十位計數器的狀態(tài)為0101，分個位計數器的狀態(tài)為1001，那么將上述計數器輸出為1的所有輸出端相與后去控制音響電路，可以使音響電路在6 h 59 min奏響，持續(xù)1 min后（即7時整）停響。7. 整點報時如果采用模仿電臺的報時方式，則每