【導(dǎo)讀】現(xiàn)代通信系統(tǒng)要求通信距離遠(yuǎn)、通信容量大、傳輸質(zhì)量好。一的調(diào)制解調(diào)技術(shù)一直是人們研究的一個(gè)重要方向。QDPSK是一種具有頻譜利。用FPGA實(shí)現(xiàn)的調(diào)制解調(diào)器能符合實(shí)時(shí)、高速和實(shí)現(xiàn)復(fù)雜算法的系統(tǒng)。要求，有較強(qiáng)的實(shí)用價(jià)值。本文對基于FPGA的全數(shù)字QDPSK調(diào)制解調(diào)系統(tǒng)進(jìn)行了深入研究。步工作提出了展望。

　　

【正文】 us 載波頻率： 5KHZ 串并轉(zhuǎn)換模塊 串并轉(zhuǎn)換器的作用是將待調(diào)制的二進(jìn)制 initialdata 序列分成奇偶兩路，即 I、Q 兩路。編程實(shí)現(xiàn)時(shí)，對系統(tǒng)時(shí)鐘 上升沿計(jì)數(shù)，當(dāng)為奇數(shù)時(shí)，把 initialdata 賦予I 路輸出，若為偶數(shù)，把 initialdata 賦予 Q 路輸出。很明顯，實(shí)現(xiàn)串并轉(zhuǎn)換后的碼元周期擴(kuò)展了一倍。下面給出的是按此算法實(shí)現(xiàn)的部分 VHDL 程序： if clk39。event and clk=39。139。 then if a rem 2 /= 0 then I_data = initialdata。 else Q_data = initialdata。 end if。 a = a + 1。 圖 41 給出了串并轉(zhuǎn)換器 se_to_pa 的結(jié)構(gòu)圖，圖中 clk 為系統(tǒng)時(shí)鐘輸入端， 21 reset 為復(fù)位信號(hào)輸入端， initialdata 為待調(diào)制二進(jìn)制信號(hào)輸入端， I_data、 Q_data分別為串并轉(zhuǎn)換后的 I、 Q 路輸出。 圖 41 串并轉(zhuǎn)換器 se_to_pa 結(jié)構(gòu)圖 仿真時(shí)，設(shè)定輸入 initialdata 為二進(jìn)制序列“ 00110100111010101110”的不斷循環(huán)，得到的仿真圖形如圖 42 所示： 圖 42 串并轉(zhuǎn)換 se_to_pa 仿真波形 從仿真波形看出，輸出的 i_data 序列的一個(gè)循環(huán)為“ 0110100010” ,q_data序列的一個(gè)循環(huán)為“ 0100111111”，轉(zhuǎn)換后每個(gè)碼元的周期比 initialdata 擴(kuò)展了一倍。要特別注意的是，復(fù)位信號(hào)的影響占據(jù)了半個(gè)輸入碼元周期，因此輸出 i_data和 q_data 均有一個(gè)系統(tǒng)時(shí)鐘周期的延遲；由于是對系統(tǒng)時(shí)鐘計(jì)數(shù)給定輸出，故 I路比 Q 路的輸出延遲一個(gè)系統(tǒng)時(shí)鐘。這兩個(gè)延遲會(huì)帶來串并轉(zhuǎn)換后面所有模塊的 輸出的延遲，所這并不會(huì)影響調(diào)制和解調(diào)結(jié)果。由于 clk 上升沿計(jì)數(shù)的初值設(shè)為 1，所得的 i_data 和 q_data 的序列與理論結(jié)果剛好互換，但這 并不影響調(diào)制與解調(diào)結(jié)果。解調(diào)時(shí)并串轉(zhuǎn)換時(shí)按 q→ i→ q 的順序合并就能得到正確的結(jié)果。 差分編碼模塊 根據(jù)式 313，差分編碼是一個(gè)模 4 加法的過程，編程時(shí)用查表法來實(shí)現(xiàn)。具體方法是把編碼后的模 4 加法結(jié)果放入一個(gè)表內(nèi)，并設(shè)定 i_code、 q_code 的初始參考電平均為 0，根據(jù)輸入的 i_data、 q_data 及輸出 i_code、 q_code 的上一個(gè)狀 22 態(tài) i_code(n1)、 q_code(n1)進(jìn)行查表，便可得出差分編碼值 i_code、 q_code。程序?qū)崿F(xiàn)并不困難，在此不給出相關(guān)程序。 圖 43 給出了差分編碼器 dif_code 的結(jié)構(gòu)圖，圖中 clk 為系統(tǒng)時(shí)鐘輸入端，reset 為復(fù)位信號(hào)輸入端， I_data、 Q_data 為數(shù)據(jù)輸入端， I_code、 Q_code 為差分編碼后的數(shù)據(jù)輸出端。 圖 43 差分編碼器 dif_code 結(jié)構(gòu)圖 仿真時(shí)，設(shè)定 I_data 為“ 011001”循環(huán)序列、 Q_data 為“ 100101”循環(huán)序列，得到仿真波形如圖 44 所示； 圖 44 差分 編碼器 dif_code 仿真波形 根據(jù)輸出的 i_code、 q_code 波形，我們可以驗(yàn)證差分編碼器 dif_code 的設(shè)計(jì)完全符合式 313 的要求。仿真中的 data、 code 分別為輸入輸出的寄存器，用以作為查表的輸入。 數(shù)控振蕩器 (NCO)模塊 NCO 設(shè)計(jì)原理 數(shù)控振蕩器 (NCO)，英文全稱為 Numerically Controlled Oscillator，實(shí)際上就是直接數(shù)字頻率合成器 (DDS，即 Direct Digital Synthesizer)。 DDS是從相位概念出 23 發(fā)直接合成所需 波形的一種頻率合成技術(shù)，通常由相位累加器、加法器、波形存儲(chǔ) ROM、 D/A轉(zhuǎn)換器和低通濾波器 (LPF)構(gòu)成。一般的 DDS原理框圖如圖 45所示： 圖 45 DDS 原理框圖 對于本課題的解調(diào)系統(tǒng)， NCO 只需提供數(shù)字量化后的正弦波形及余弦波形，故將圖 45 中的 D/A、 LPF 和輸入端的波形控制字省去，將累加器、相位寄存器及加法器合并，稱其為地址產(chǎn)生器，可得到適合 QDPSK 調(diào)制系統(tǒng)的 NCO 數(shù)控振蕩器，其原理圖如圖 46 所示： 圖 46 產(chǎn)生正 /余弦波形的數(shù)控振蕩器原理框圖 由圖 46 可知 NCO 主要是由地址產(chǎn)生器和波形數(shù)據(jù)存儲(chǔ)器兩部分組成的。地址產(chǎn)生器主要任務(wù)是完成把相位信息轉(zhuǎn)換成地址信息的功能。波形存儲(chǔ) ROM是一個(gè)存儲(chǔ)器，可由 FPGA 芯片中內(nèi)置的 ROM 來實(shí)現(xiàn)。它主要的功能是存儲(chǔ)一個(gè)整周期正弦波的所有采樣點(diǎn)的幅值數(shù)據(jù)，從而構(gòu)成一個(gè)查找表。每一個(gè)參考時(shí)鐘到來時(shí)，查找表根據(jù)地址信息讀取正弦波的采樣數(shù)據(jù)，然后送出一對正 /余弦波數(shù)據(jù)。總的來說，波形存儲(chǔ) ROM 的作用是根據(jù)相位信息輸出該相位所對應(yīng)的采樣點(diǎn)的數(shù)據(jù)。 在 ROM中，存儲(chǔ)容量是由地址信息的位數(shù)決定的。若地址信息為 n 位，則ROM 中存儲(chǔ)的數(shù)據(jù)為 n2 個(gè)，即說明一個(gè)周期內(nèi)采樣了 n2 個(gè)點(diǎn)，每相鄰的地址信息所代表的相位信息相差n23600 。本設(shè)計(jì)中，正弦波周期的采樣值點(diǎn)為 8 個(gè)，地累加器 波形存儲(chǔ) ROM 加法器 相位寄存器 參考時(shí)鐘 頻率控制字 相位控制字 地址產(chǎn)生器 正弦波 余弦波 累加器 波形存儲(chǔ) ROM 加法器 相位寄存器 D/A LPF 相位控制字 波形控制字 參考時(shí)鐘 頻率控制字 24 址信息為 38log2 ??n 。對正、余弦波一個(gè)周期的波形采樣 8 次，量化后存入 ROM中。由于正弦波數(shù)據(jù)有正負(fù)值，所以在這里使用了 9 位二進(jìn)制數(shù)據(jù)表示，第 1 位是符號(hào)位，后 面 8 位代表波形數(shù)據(jù)值。波形存儲(chǔ) ROM 中的值與相位地址的對應(yīng)關(guān)系如表 41 所示。 表 41 ROM 存儲(chǔ)數(shù)據(jù)與相位地址的對應(yīng)關(guān)系表 序號(hào) 地址信息 相位 正弦波采樣量化值 余弦波采樣量化值 0 000 0 000000000 011111111 1 001 045 010110101 010110101 2 010 090 011111111 000000000 3 011 0135 010110101 101001011 4 100 0180 000000000 100000000 5 101 0225 101001011 101001011 6 110 0270 100000000 000000000 7 111 0315 101001011 010110101 地址產(chǎn)生器有三個(gè)輸入端，分別是頻率控制字、相位控制字和參考時(shí)鐘。頻率控制字是累加器累加的步長，即在每個(gè)參考時(shí)鐘的上升沿，頻率控制字都會(huì)與相位寄存器的輸出作為累加器的輸入端，相加得到新的相位值。相位寄存器的輸出實(shí)質(zhì)上就已經(jīng)可以作為波形存儲(chǔ) ROM 的地址，為了增加輸出波相位的可控制功能，增加一個(gè)加法器，把相位控制字與相位寄存器的輸出相加得到波形存儲(chǔ)ROM 的地址，以此得到頻率相位皆可控制的正余弦波形。 假設(shè)頻率控制字的十進(jìn)制值為 ? ，每經(jīng)過一個(gè)參考時(shí)鐘，相位寄存器的值便增加一 個(gè)相位 ? ，因此對應(yīng)每個(gè)參考時(shí)鐘 ROM 的地址都會(huì)增加一個(gè) ? 的步長。當(dāng)系統(tǒng)時(shí)鐘到來時(shí)，從 ROM 中按步長 ? 的間隔依次從 ROM 中讀取采樣量化值，然后送出一對正 /余弦波數(shù)據(jù)。因此， ? 的大小直接決定讀取一個(gè)完整正弦周期數(shù)據(jù)的快慢，即也決定了輸出波形的頻率。設(shè) cf 為輸出正弦 /余弦的頻率， clkf 為 25 參考時(shí)鐘的頻率，則有： clknc ff 2?? ]11[ 本課題中，令 ? =001，即可得clkc ff 81?。采用系統(tǒng)時(shí)鐘作為 NCO 的參考時(shí)鐘，我們可以得到輸出的正弦 /余弦波的頻率為 5KHZ。特別說明的是， cf 滿足奈奎斯特抽樣定理，即產(chǎn)生的頻率低于參考時(shí)鐘頻率的 1/2。 在調(diào)制系統(tǒng)中，載波的相位是固定的，因此，將相位控制字設(shè)為 000，即初始相位為 0 固定不變。 NCO 的 VHDL 實(shí)現(xiàn) 基于上面的分析， NCO 在使用 VHDL 實(shí)現(xiàn)時(shí)，將其劃分為兩個(gè)模塊：地址產(chǎn)生器 nco_addr 和波形存儲(chǔ) ROM nco_dataout。波形存儲(chǔ) ROM 的讀取采用查表法， nco_addr 的輸出作為 nco_dataout 的輸入，從而實(shí)現(xiàn)正弦 /余弦數(shù)據(jù)的輸出。NCO 的頂層邏輯原理圖如圖 47 所示，將 nco_addr 和 nco_dataout 綜合后數(shù)控振蕩器 nco_pon 的結(jié)構(gòu)圖如圖 48 所示： 圖 47 NCO 頂層邏輯原理圖 (41) 26 圖 48 nco_pon 結(jié)構(gòu)框圖 圖 47 和圖 48 中， clk 為系統(tǒng)時(shí)鐘信號(hào)， reset 為復(fù)位信號(hào)， f_set 為頻率控制字輸入信號(hào)， p_set 為相位控制字輸入信號(hào)， addr 為地址產(chǎn)生器 nco_addr 的輸出， sin_data 為輸出 9 位的正弦信號(hào)量化值， cos_data 為輸出 9 位的余弦信號(hào)量化值。圖 49 為地址產(chǎn)生器 nco_addr 的仿真波形，圖 410 為波形存儲(chǔ) ROM nco_dataout 的仿真波形，圖 411 為綜合后頂層 nco_pon 的仿真波形。 圖 49 地址產(chǎn)生器 nco_addr 的仿真波形 圖 410 波形存儲(chǔ) ROM nco_dataout 的仿真波形 圖 411 頂層 nco_pon 的仿真波形 從圖 49 可以看出，令輸入 f_set 為 001， p_set 為 000，每個(gè)參考時(shí)鐘 clk 的上升沿，地址產(chǎn)生器的輸出 addr 便加 1，從 0 到 7 不斷循環(huán)，即地址信息從 000 27 到 111 的不斷循環(huán)。事實(shí)上， addr 的輸出就是總線 3 位的形式，只是仿真波形上用十進(jìn)制來顯示而已，本質(zhì)是一樣的。 在對波形存儲(chǔ) ROM nco_dataout仿真時(shí)，令輸入 addr 為 000 到 111 循環(huán)計(jì)數(shù)， sin_data 及余弦 cos_data 的輸出均為總線型，即輸出為數(shù)字量化值，為了得到直觀的驗(yàn)證，將輸出的顯示設(shè)置為模擬形式，于是得到如圖 410 所示的直觀的正弦和余弦信號(hào)。 綜合仿真后，可以由圖 411 驗(yàn)證出clkc ff 81?，初始相位為 0，與理論設(shè)計(jì)完全一致。 載波調(diào)制模塊 根據(jù)前面所述，載波調(diào)制模塊是單 /雙極性變換與乘法器的綜合。圖 412 是載波調(diào)制模塊 carrier_mod 的結(jié)構(gòu)圖： 圖 412 載波調(diào)制模塊 carrier_mod 結(jié)構(gòu)圖 圖 412 中， clk 為系統(tǒng)時(shí)鐘信號(hào)， reset 為復(fù) 位信號(hào)，輸入 I_mod、 Q_mod分別接入為差分編碼器的輸出， sin_data、 cos_data 接入 NCO 的正弦和余弦輸出，I_mod、 Q_mod 分別為載波調(diào)制后的輸出。載波調(diào)制模塊的實(shí)現(xiàn)可以用帶符號(hào)相乘的簡單算法來實(shí)現(xiàn)，用差分編碼后的信號(hào)與 NCO 輸出的數(shù)字正弦和余弦波相乘得到的。所以，如果我們以“ 0”對應(yīng)高電平“ 1”，即輸出相位不變，以“ 1”對應(yīng)的電平“一 1”，即輸出相位改變?chǔ)?。那么可以通過判斷發(fā)送過來的信號(hào)是 0還是 1 來完成“ +1”或“一 1”對載波的相乘 ]11[ 。其部分 程序如下： if clk39。event and clk=39。139。 then 28 if I_code = 39。039。 then I_mod = cos_data。 else I_mod = cos_data。 end if。 if Q_code= 39。039。 then Q_mod = sin_data。 else Q_mod = sin_data。 end if。 將串并轉(zhuǎn)換模塊、差分編碼器、數(shù)控振蕩器和載波調(diào)制模塊綜合后仿真 (在此僅檢驗(yàn)載波調(diào)制模塊 )，得到的波形如圖 413 和圖 414 所示： 圖 413 載波調(diào)制模塊 carrier_mod 仿真波形 (總線數(shù)字型表示 ) 圖 414 載波調(diào)制模塊 carrier_mod 仿真波形 (總線模擬型表示 ) 圖 413 中， tmp1 為差分編碼 I 路的輸出， sin_data 為 NCO 正弦載波輸出，由波形可以發(fā)現(xiàn) tmp1為 ”1”時(shí)， sin_data取反從 i_mod輸出； tmp1為 ”0”時(shí)， sin_data直接從 i_mod 輸出 。對于 Q 路，我們也可以得到同樣的結(jié)論。因此，載波調(diào)制