【總結(jié)】多功能電子時(shí)鐘系統(tǒng)設(shè)計(jì)JIANGSUUNIVERSITYOFTECHNOLOGY
2025-08-18 14:18
【總結(jié)】北京理工大學(xué)珠海學(xué)院2021屆本科生畢業(yè)設(shè)計(jì)旋轉(zhuǎn)LED顯示器的設(shè)計(jì)學(xué)院:專業(yè):姓名:指導(dǎo)老師:
2025-01-19 12:13
【總結(jié)】目錄前言................................................................11嵌入式系統(tǒng)簡(jiǎn)介.....................................................2...........................................2.......
2025-06-24 14:47
【總結(jié)】電子時(shí)鐘的設(shè)計(jì)鄭州科技學(xué)院專科畢業(yè)設(shè)計(jì)(論文)題目電子時(shí)鐘的設(shè)計(jì)學(xué)生姓名專業(yè)班級(jí)學(xué)號(hào)
2025-01-16 08:45
【總結(jié)】第I頁共31頁南京理工大學(xué)畢業(yè)設(shè)計(jì)說明書(論文)作者:學(xué)號(hào):教學(xué)點(diǎn):專業(yè):題目:指導(dǎo)者:評(píng)閱者:
2024-11-16 18:35
【總結(jié)】昆明理工大學(xué)畢業(yè)設(shè)計(jì)(論文)開題報(bào)告題目:學(xué)院:專業(yè):
2025-05-12 00:58
【總結(jié)】鄭重申明本人呈交的畢業(yè)實(shí)習(xí)報(bào)告(設(shè)計(jì)),是在導(dǎo)師的指導(dǎo)下,獨(dú)立進(jìn)行實(shí)習(xí)和研究工作所取得的成果,所有數(shù)據(jù)、圖片資料真實(shí)可靠。盡我所知,除文中已經(jīng)注明引用的內(nèi)容外,本畢業(yè)實(shí)習(xí)報(bào)告(設(shè)計(jì))的成果不包含他人享有著作權(quán)的內(nèi)容。對(duì)本畢業(yè)實(shí)習(xí)報(bào)告(設(shè)計(jì))所涉及的實(shí)習(xí)和研究工作做出貢獻(xiàn)的其他個(gè)人和集體,均已在文中以明確的方式標(biāo)明。本畢業(yè)實(shí)習(xí)報(bào)告(設(shè)計(jì))的知識(shí)產(chǎn)權(quán)歸屬于作者與培養(yǎng)單
2025-06-29 15:12
【總結(jié)】昆明理工大學(xué)畢業(yè)設(shè)計(jì)(論文)調(diào)研報(bào)告題目:學(xué)院:專業(yè):
2025-03-23 09:00
2025-01-18 21:57
【總結(jié)】瀘州職業(yè)技術(shù)學(xué)院畢業(yè)論文基于單片機(jī)的電子時(shí)鐘設(shè)計(jì)學(xué)生姓名xxx所在系xxx系班級(jí)xxx級(jí)xxx班專業(yè)xxx指導(dǎo)教師xxx講師2021年6月5日指導(dǎo)教師評(píng)閱書
2025-01-19 04:46
【總結(jié)】-I-設(shè)計(jì)(論文)題目:基于FPGA的數(shù)字時(shí)鐘設(shè)計(jì)-II-畢業(yè)設(shè)計(jì)(論文)原創(chuàng)性聲明和使用授權(quán)說明原創(chuàng)性聲明本人鄭重承諾:所呈交的畢業(yè)設(shè)計(jì)(論文),是我個(gè)人在指導(dǎo)教師的指導(dǎo)下進(jìn)行的研究工作及取得的成果。盡我所知,除文中特別加以標(biāo)注和致謝的地方外,不包含其他
2025-06-22 01:05
【總結(jié)】基于FPGA的數(shù)字時(shí)鐘設(shè)計(jì)畢業(yè)設(shè)計(jì)論文:基于FPGA的數(shù)字時(shí)鐘設(shè)計(jì)II基于FPGA的數(shù)字時(shí)鐘設(shè)計(jì)目錄摘要1Abstract2第一章緒論1.2第二章編程軟件及語言介紹ersI編程環(huán)境介紹.菜單欄目錄畢業(yè)設(shè)計(jì)論文:基于FPGA的數(shù)字時(shí)鐘設(shè)計(jì)IIIII基于FPGA的數(shù)字時(shí)鐘設(shè)計(jì)目錄摘要1Abstract2
2024-12-03 17:53
【總結(jié)】摘要本設(shè)計(jì)為一個(gè)多功能的數(shù)字時(shí)鐘,具有時(shí)、分、秒計(jì)數(shù)顯示功能,以24小時(shí)循環(huán)計(jì)數(shù);具有校對(duì)功能。本設(shè)計(jì)采用EDA技術(shù),以硬件描述語言VerilogHDL為系統(tǒng)邏輯描述語言設(shè)計(jì)文件,在QUARTUSII工具軟件環(huán)境下,采用自頂向下的設(shè)計(jì)方法,由各個(gè)基本模塊共同構(gòu)建了一個(gè)基于FPGA的數(shù)字鐘。系統(tǒng)由時(shí)鐘模塊、控制模塊、計(jì)時(shí)模塊、
2025-02-26 09:22
【總結(jié)】基于FPGA的數(shù)字時(shí)鐘設(shè)計(jì)目錄摘要 1Abstract 2第一章 緒論 1. 選題意義與研究現(xiàn)狀 1. 國(guó)內(nèi)外研究及趨勢(shì) 1. 論文結(jié)構(gòu) 2第二章 編程軟件及語言介紹 3 QuartersII編程環(huán)境介紹 3 菜單欄 3 工具欄 8 功能仿真流程 9 VerilogHDL語言介 10 什么是verilogHDL語言
2025-06-28 11:23
【總結(jié)】河南科技大學(xué)畢業(yè)設(shè)計(jì)(論文)I基于單片機(jī)的時(shí)鐘顯示器設(shè)計(jì)摘要本文論述了如何利用單片機(jī)來設(shè)計(jì)一個(gè)時(shí)鐘的方法。本設(shè)計(jì)基于單片機(jī)技術(shù)原理,以單片機(jī)芯片AT89C52作為核心控制器,通過硬件電路的制作以及軟件程序的編制,設(shè)計(jì)制作出一個(gè)多功能數(shù)字時(shí)鐘系統(tǒng)。單片機(jī)擴(kuò)展的LCD顯示器用來顯示秒、分、時(shí)計(jì)數(shù)單元中的值。整個(gè)設(shè)計(jì)包括兩大部分
2025-01-19 04:47