【導(dǎo)讀】產(chǎn)生各種音色；同時由周波調(diào)制產(chǎn)生顫音效果，由振幅調(diào)制產(chǎn)生各種樂器的音效。鍵盤式電子琴聲音豐富、優(yōu)美，有變音裝置，能發(fā)出多種不同。同頻率的信號輸送到放大器，放大器將信號放大，推動揚聲器發(fā)出聲音。電子琴價格合理，功能強大而且結(jié)構(gòu)簡單，廣泛應(yīng)用于各個領(lǐng)域。本文采用ALTERA公司生產(chǎn)的最具性價比的cyclone系列FPGA，利用VHDL. 語言來實現(xiàn)電子琴的設(shè)計。奏樂曲、音樂自動播放、音符的顯示及高低音的顯示。電子琴屬于電子樂器，發(fā)音音量可以自由調(diào)節(jié)。另外，電子琴在獨奏時，還可隨意配上類似打擊樂音響的節(jié)拍。另外，電子琴還安裝有混響、常見的電子琴是普及型的，或業(yè)余型的。學(xué)名電子管風(fēng)琴，在亞洲常稱為雙排鍵電子琴。雙排鍵電子琴學(xué)名電子管風(fēng)琴，因演奏方式與管風(fēng)琴相似而得名。的市場，特別是對小批量、多品種的產(chǎn)品需求，使FPGA成為首選。FPGA控制電路及顯示模塊等部分組成，要求能設(shè)計出相關(guān)電路原理圖。FPGA發(fā)展歷程和本課題設(shè)計所需要完成的內(nèi)容。

　　

【正文】 符頻率兩倍的頻率，最后通過第三個分頻器就成了能過驅(qū)動器的方波。其中， 2048這個數(shù)值不是固定的，由音符頻率所對應(yīng)的分頻數(shù)的最大值決定。比如說，這個最大值能夠用 11位二進制表示，這時這個數(shù)值就是 211=2048。 動演奏及鍵盤編碼模塊 自動演奏及鍵盤編碼模塊 (AUTOMUSIC模塊 )該模塊主要包括兩大內(nèi)容：鍵盤輸入編碼及樂曲自動演奏。其 VHDL程序的結(jié)構(gòu)如圖 13所示，包括 3個 進程： p01：process(clk， Auto)進程完成對系統(tǒng)時鐘 12MHz的 3 000 000分頻，得到 4 Hz的信號 clk2，作為另一進程的計數(shù)時鐘，用來控制每個音階之間的停頓時間； p02：process(clk2)進程為地址計數(shù)器，計數(shù)范圍為 0～音樂存貯模塊中音符的最大址數(shù)。完成自動演奏樂曲的地址累加，同時實現(xiàn)樂曲循環(huán)演奏；musicpr0． cess(count0， Auto， index2)進程主要用來記錄所選樂曲的樂譜、根據(jù)樂譜產(chǎn)生 12位發(fā)聲控制輸出 index0信號。當(dāng) auto為“ 0”時，將存儲在此模塊中的 12位二進制數(shù)作為發(fā)聲控制信號，自動演奏樂曲。在記錄樂譜時，若 將 l拍的時間長度定為 1 s，因地址計數(shù)器的時鐘頻率為 4Hz，即 1／ 4拍時間為 0． 25 s， 則 1個全音音符需重復(fù)記錄 4次， 2／ 4拍音符重復(fù)記錄 2次 ??，該進程的流程圖如圖 14所示。 圖 14 進程 Music流程圖 基于 FPGA的樂曲演奏電路的設(shè)計 18 18 圖 13 自動演奏及鍵盤編碼模塊程序的結(jié)構(gòu) 該模塊程序中 clk接基準頻率產(chǎn)生器，輸入系統(tǒng)的基準頻率 12 MHz； auto為鍵盤輸入演奏與自動演奏的切換開關(guān)，即當(dāng) auto=“ 0”時，選擇音樂存儲器里的樂曲，自動演奏； auto=“ 1”時，選擇鍵盤輸入的信號，從琴 鍵上演奏。 high2，med2， low2分別接鍵盤上高、中、低音的控制開關(guān)， Index2[0]～ Index2[11]分別接鍵盤上的 12個琴鍵， HIGH0， med0， low0分別輸出音調(diào)的音區(qū)信息 (分別對應(yīng)高音、中音、低音區(qū) )； Index0[0]～ Index0[11]輸出琴鍵編碼或音樂存儲器里的樂曲的音符編碼。對該模塊進行編譯仿真得到示意圖和仿真圖如下圖圖 15和 16所示 圖 15 自動演奏模塊示意 圖 基于 FPGA的樂曲演奏電路的設(shè)計 19 19 圖 16 自動演奏模塊 仿真圖 聲音輸出控制模塊 聲音輸出控制模塊 (speaker模塊 )該模塊主要電路為數(shù)控分頻器。其 VHDL程序結(jié)構(gòu)如圖 17所示。程序中 CLKl輸入系統(tǒng)的基準頻率 12MHz， TONEl接 T0ne模塊傳來的分頻預(yù)置值， SPKS輻出端接音色產(chǎn)生器，輸出各音符所對應(yīng)的頻率。該程月包括 3個進程，其中 DivideCLK： PROCESS(clkl)逆程功能將系統(tǒng)的基準頻率 12 MHz進行 16分頻得到 750KHz的頻率，由信號 PrecLK傳給 GenSpks： PR0cES(PreCLK，Tonel)進程。在設(shè)計中 PreCLK頻率太大會使在 GenSpkS進程分頻中占用太多的硬件資源 PrecLK頻率太小 GenSpkS進程分頻后輸出音符頻聾誤差太大，綜合考慮這兩個方面， PreCLK選用 750KHZ的頻率。 GenSpkS進程由一個初值可變的加法計數(shù)器構(gòu)成，初值為 Tone模塊傳來的分頻預(yù)置值 (Tonel)。生頻后得到的頻率 FullSpkS為對應(yīng)的音符頻率的 2倍由于 FullSpkS頻率的脈寬很窄，為便于驅(qū)動揚聲器，米FullspkS信號傳給進程 DelayspkS： PROcESS(Ful】 spkS)，在此進程中利用一個 D觸發(fā)器將 FullSpkS作號進行二分頻，使到達揚聲器的波形為對稱方波，此時輸 出的頻率即達到所對應(yīng)音符的實際頻率。 基于 FPGA的樂曲演奏電路的設(shè)計 20 20 基于 FPGA的樂曲演奏電路的設(shè)計 21 21 圖 17 聲音輸出控制模塊程序的結(jié)構(gòu) 對該模塊進行編譯和仿真，得到模塊仿真圖和示意圖如下圖圖 18和圖 19所示 圖 18 聲音輸出模塊仿真圖 圖 19 聲音輸出模塊示意圖 基于 FPGA的樂曲演奏電路的設(shè)計 22 22 本章主要介紹了本次設(shè)計的要求和完成的功能即 實現(xiàn)按下不同的音鍵而發(fā)出不同的聲音 ，以及設(shè)計的原理和設(shè)計思路，并由此繪出了系統(tǒng)流程圖，然后介紹了各個模塊的功能及作用，并得到了各個模塊的仿真圖和示意圖。 6 系統(tǒng)程序仿真 頂層模塊 通過對音符產(chǎn)生電路模塊、自動演 奏電路模塊和聲音輸出模塊進行編譯仿真，得到頂層設(shè)計文件總圖如下圖圖 20所示 圖 20 頂層設(shè)計文件總圖 對得到的頂層設(shè)計文件進行編譯仿真，得到頂層仿真時序圖如下圖圖 21所示所示 圖 21 頂層仿真時序圖 由頂層設(shè)計文件生成頂層模塊示意圖如下圖 22 所示 圖 22 頂層模塊示意圖 基于 FPGA的樂曲演奏電路的設(shè)計 23 23 本章小結(jié) 本章主要介紹了通過對音符產(chǎn)生電路模塊、自動演奏電路模塊和聲音輸出模塊進行編譯仿真得到頂層設(shè)計文件總圖，由頂層設(shè)計文件得到頂層模塊仿真圖和頂層模塊示意圖。 結(jié)束語 該設(shè)計將電子琴系統(tǒng)的核心部分集成在可編程邏輯 器件 FPGA芯片上，大大簡化了外部電路，較以前的傳統(tǒng)設(shè)計，既減少了所用芯片的種類和數(shù)量，縮小了體積，降低了功耗，提高了系統(tǒng)的整體性能，對系統(tǒng)在使用中的故障率大為減少。此外，這種基于可編程邏輯器件以 VHDL硬件描述語言進行設(shè)計，在電子設(shè)計的各個階段、各個層次進行計算機模擬驗證，通過仿真和下載可以看到，保證設(shè)計過程的正確性。系統(tǒng)能夠通過琴鍵演奏樂曲和按鍵選擇播放指定樂曲，具有可移植性和可擴展性。而且不必變化頂層文件即可隨意變更或增加樂曲，更好地優(yōu)化了電子琴數(shù)字電路的設(shè)計，提高了設(shè)計的靈活性，使整個系統(tǒng)可集成在一 個芯片上，體積小 ,功耗低，可靠性高，可降低設(shè)計成本，縮短設(shè)計周期，能夠達到設(shè)計要求。具有廣闊的應(yīng)用前景。 參考文獻 [1] 潘松，黃繼業(yè)． EDA技術(shù)實用教程 (第二版 )[M]．科學(xué)出版社， 2020． [2] 嵇碧波，劉吉．基于 FPGA的數(shù)字頻率計 [J]．電子測量技術(shù)， 2020 V01． 29 No． 4 基于 FPGA的樂曲演奏電路的設(shè)計 24 24 P． 85— 86 [3] 陳燕東，李穎．可編程器件 EDA應(yīng)用開發(fā)技術(shù) [M]北京：國防工業(yè)出版社， 2020． [4] 潘曉利，陳學(xué)煌，劉永志．基于 MIDI模塊的音樂發(fā)生器設(shè)計． [J]電子測量技術(shù)，2020 v01． 30 No． 2 P． 108— 1lO [5] 黃任， VHDL 入門，解惑 .經(jīng)典實例，經(jīng)驗總結(jié) [M]北京，北京航天航空大學(xué)出版社 ,2020 [6] 求是科技， VHDL，應(yīng)用開發(fā)技術(shù)與工程實踐 [M]北京，人民郵電出版社 ,2020 [7] 褚振勇 .FPGA設(shè)計與應(yīng)用 [M]西安 :西安電子科技大學(xué)出版報社 ,2020 [8] 潘松 ,王國棟 .VHDL實用教程 [M]成都 :電子科技大學(xué)出版社 ,2020 [9] 潘松，王國棟 .VHDL 實用教程 [M] 成都 :電子科技大學(xué)出版社 ,2020 [10] 侯伯亨，顧新 . VHDL硬件描述語言與數(shù)字邏輯電路設(shè)計 [M]西安 :西安電子科技大學(xué)出版社 , 2020 [11] 潘曉利 .陳學(xué)煌 .劉永志 基于 MIDI 模塊的音樂發(fā)生器設(shè)計 [J]電子測量技術(shù) 2020(2) [12] Quartus Semiconductor data Semiconductor Corporation. 2020 致謝